MELP算法參數(shù)編解碼模塊FPGA實現(xiàn)研究.pdf_第1頁
已閱讀1頁,還剩97頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、在語音通信領(lǐng)域,低速率語音編碼作為一類語音編碼模型,既降低了編碼速率,又有效地節(jié)省了信道帶寬,因而有著重要的研究意義。在已有的低速率語音編碼中,混合激勵線性預(yù)測(MELP)編碼可以在2.4Kbps的編碼速率下工作并獲得較好的合成語音質(zhì)量,因此在保密及窄帶語音通信中取得了廣泛的應(yīng)用。
  在實際應(yīng)用中,一種合適的硬件實現(xiàn)平臺對MELP算法能否得到實際應(yīng)用有著重要的影響。隨著制造工藝水平的發(fā)展,現(xiàn)場可編程門陣列(FPGA, Field

2、 Programmable Gate Array)所具有的集成度高、時序控制強(qiáng)、開發(fā)周期短等特點為語音編碼的實現(xiàn)創(chuàng)造了新的條件。因此,研究MELP算法基于FPGA的實現(xiàn)成為時下的趨勢和熱點。參數(shù)編解碼模塊是MELP算法的重要組成部分,故該部分基于FPGA的實現(xiàn)具有重要的工程意義。
  本文分析了各編解碼模塊中參數(shù)的量化過程,研究了FPGA平臺下的設(shè)計方法與關(guān)鍵技術(shù),實現(xiàn)并校驗了各模塊基于FPGA的仿真,完成了各模塊資源占用的分析。

3、具體體現(xiàn)在,第一,本文簡介了MELP聲碼器編解碼原理,對參數(shù)量化方法進(jìn)行了分類,深入分析了關(guān)鍵參數(shù)的量化過程。第二,在介紹了FPGA及其開發(fā)平臺之后,本文針對FPGA設(shè)計過程中使用到的關(guān)鍵技術(shù),分別研究了有限狀態(tài)機(jī)(FSM)、有限狀態(tài)機(jī)和數(shù)據(jù)傳輸(FSMD, Finite State Machine with Data Path)、只讀寄存器(ROM)和隨機(jī)取存存儲器(RAM)。第三,本文在分析C定點化MELP算法程序的基礎(chǔ)上,結(jié)合自下

4、而上的硬件設(shè)計思想,對各參數(shù)編解碼模塊進(jìn)行了設(shè)計。通過Verilog HDL編寫程序,在Vivado開發(fā)設(shè)計平臺上實現(xiàn)了諸如多維左移移位寄存器、基音周期量化、傅立葉級數(shù)量化、漢明糾錯碼、數(shù)據(jù)打包解包等關(guān)鍵模塊。實現(xiàn)過程中,以多維左移移位寄存器、標(biāo)量量化、矢量量化等模塊為例,分別突出了FPGA設(shè)計時的位處理應(yīng)用、FSMD對數(shù)據(jù)與控制的傳輸實現(xiàn)、RAM及ROM對數(shù)組的處理。最后,在仿真實現(xiàn)后,對各模塊仿真結(jié)果的正確性進(jìn)行了驗證。
  

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論