一種鉗位電路的ESD保護研究與實現(xiàn).pdf

1、在現(xiàn)代集成電路工業(yè)中調查顯示，大約有37％的IC(Integrated Circuit)芯片失效與ESD/EOS（Electro-StaticDischarge/Eleetricity Over Stress）有關，隨著電路的集成度增加、柵氧厚度減薄、更高的工作頻率，電子元器件技術的發(fā)展，靜電對元器件的影響也越來越敏感。隨著IC芯片尺寸的持續(xù)縮小，ESD問題表現(xiàn)得也更加突出，ESD已經成為高集成度IC芯片中需要重視并著力解決的一個重要問

2、題。因此，為了獲得性能更好，可靠性更高的IC芯片，對ESD開展深入的研究并且找到解決方法十分必要。
　　產品研發(fā)是以成本最小化、利潤的最大化為基本出發(fā)點，所以ESD的設計通常都是采用簡單的GGNMOS的保護，并沒有考慮用電路級保護或者是二級保護。原因在于電路級保護或是二級保護耗費面積且增加成本，因此ESD的問題很難得到有效的解決。隨著市場的變化和應用要求的提高，在不增加成本的條件下解決ESD問題，面臨越來越大的挑戰(zhàn)。論文選擇IC產

3、品高效實用ESD設計研究，有比較重要的現(xiàn)實意義。
　　論文以ESD保護器件作為研究對象，從靜電的基本模型出發(fā)，闡述了各種模型的定義與標準。其中以工業(yè)中最常用的人體模型(HBM-Human Body Model)為主要的測量ESD能力的標準。本論文給出了改進了實際產品中鉗位電路的ESD保護方案，即由原來的GGNMOS(Gate Gnd NMOS)保護方案改進為GRNMOS(Gate Resistance NMOS)保護方案，通過分析