RapidIO交換芯片多播模塊驗(yàn)證的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、在近幾十年里，由總線頻率表征的CPU可用總線帶寬和由時(shí)鐘頻率表征的CPU機(jī)能之間的差距在不停變大，互連總線是制約處理系統(tǒng)和快速運(yùn)算成長(zhǎng)的關(guān)鍵因素。為了解決這一問(wèn)題，RapidIO技術(shù)應(yīng)運(yùn)而生。同時(shí)，伴隨著大數(shù)據(jù)時(shí)代信息的極速膨脹，以及用戶對(duì)移動(dòng)多媒體業(yè)務(wù)需求的與日俱增，傳統(tǒng)的點(diǎn)對(duì)點(diǎn)單播技術(shù)已經(jīng)無(wú)法滿足數(shù)據(jù)傳輸?shù)男枨?。而點(diǎn)對(duì)多點(diǎn)的多播技術(shù)可以通過(guò)單次傳輸實(shí)現(xiàn)同時(shí)為多個(gè)用戶供應(yīng)相同的多播數(shù)據(jù)業(yè)務(wù)，實(shí)現(xiàn)網(wǎng)絡(luò)資源共享，提高網(wǎng)絡(luò)資源利用率，同時(shí)還

2、降低了能量消耗。若說(shuō)RapidIO交換芯片實(shí)現(xiàn)了數(shù)據(jù)的交互傳輸，那多播模塊就讓數(shù)據(jù)的傳輸更加的高效。因此，多播模塊是RapidIO交換芯片的重要模塊，多播模塊驗(yàn)證的設(shè)計(jì)與實(shí)現(xiàn)對(duì)RapidIO交換芯片研究具有重要意義。
　　本文采用基于仿真的動(dòng)態(tài)驗(yàn)證法，首先設(shè)計(jì)搭建驗(yàn)證平臺(tái)，根據(jù)多播模塊功能特性設(shè)計(jì)驗(yàn)證向量，并對(duì)每條驗(yàn)證向量設(shè)計(jì)驗(yàn)證方法，在已有平臺(tái)上進(jìn)行仿真，通過(guò)觀察仿真生成波形文件得出驗(yàn)證結(jié)果，最終實(shí)現(xiàn)對(duì)整個(gè)多播模塊的功能驗(yàn)證。本

3、文使用Verilog HDL作為平臺(tái)搭建和激勵(lì)輸入的語(yǔ)言，使用VCS作為模擬仿真的工具。在驗(yàn)證平臺(tái)的設(shè)計(jì)中，使用外部端點(diǎn)器件作為包發(fā)送的供體與包接收的載體，多播模塊作為待測(cè)模塊(DUT，Design UnderTest)，通過(guò)外部端點(diǎn)器件產(chǎn)生并發(fā)送數(shù)據(jù)包，多播模塊實(shí)現(xiàn)包的多播傳輸功能，再通過(guò)外部端點(diǎn)器件來(lái)接收和分解數(shù)據(jù)包。本文的驗(yàn)證平臺(tái)主要由外部端點(diǎn)器件構(gòu)成，外部端點(diǎn)器件由四部分組成:物理層模塊、緩沖層模塊、邏輯層模塊和寄存器管理模塊。