版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、隨著通信和網(wǎng)絡(luò)技術(shù)的飛速發(fā)展,各種嵌入式系統(tǒng)都對(duì)設(shè)備內(nèi)部的數(shù)據(jù)傳輸速率提出了更高的要求。傳統(tǒng)的分級(jí)共享總線結(jié)構(gòu)已達(dá)到了極限性能,互連技術(shù)問題已經(jīng)成為制約嵌入式系統(tǒng)整體性能提高的瓶頸。面對(duì)這些挑戰(zhàn),一些基于點(diǎn)對(duì)點(diǎn)交換式高性能總線互連結(jié)構(gòu)應(yīng)運(yùn)而生,而RapidIO系統(tǒng)互連技術(shù)正是其中的佼佼者,它最適合用于高性能嵌入式系統(tǒng)內(nèi)部互連。
RapidIO屬于系統(tǒng)內(nèi)部互連技術(shù),是一種新型高性能、低引腳數(shù)、結(jié)構(gòu)靈活、基于報(bào)文交換的點(diǎn)對(duì)點(diǎn)互
2、連體系結(jié)構(gòu),廣泛應(yīng)用在連接多處理器、存儲(chǔ)器陣列、DSP陣列、網(wǎng)絡(luò)設(shè)備中的存儲(chǔ)器映射I/O器件、以及通用計(jì)算平臺(tái)。而4x模式的串行RapidIO,簡(jiǎn)稱SRIO(Serial RapidIO),是本論文的研究重點(diǎn)。SRIO1.3協(xié)議的物理層支持1.25GHz、2.5GHz、3.125GHz三種信號(hào)速率,持續(xù)的全雙工數(shù)據(jù)帶寬范圍最高可達(dá)到4Gbps到18 Gbps。
本文在深入研究了串行RapidIO1.3互連協(xié)議三層體系結(jié)構(gòu)中
3、邏輯層和傳輸層的基礎(chǔ)上,對(duì)這兩層的功能做了一些改進(jìn)。并且著重對(duì)邏輯層和傳輸層進(jìn)行了FPGA,(Field Programmable Gate Array)邏輯設(shè)計(jì),包括實(shí)現(xiàn)多種事務(wù)請(qǐng)求包和響應(yīng)包的封裝和解析、各層之間的接口時(shí)序轉(zhuǎn)換、多通道輪詢調(diào)度,以及各層內(nèi)部寄存器維護(hù)等功能。然后搭建了TCL自動(dòng)化功能仿真平臺(tái)和上板FPGA驗(yàn)證平臺(tái),對(duì)邏輯實(shí)現(xiàn)的Verilog代碼進(jìn)行RTL級(jí)仿真和上板驗(yàn)證。最后根據(jù)功能仿真時(shí)序波形圖和實(shí)際上板所測(cè)結(jié)果分
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的PCIExpress與RapidIO高速互連技術(shù)驗(yàn)證.pdf
- 基于OTN的8bit GFPT協(xié)議的邏輯設(shè)計(jì)和驗(yàn)證.pdf
- 基于PCI的DPRAM接口邏輯設(shè)計(jì)和驗(yàn)證.pdf
- 串行RapidIO協(xié)議的實(shí)現(xiàn)與驗(yàn)證.pdf
- usb2.0phyip驗(yàn)證系統(tǒng)邏輯設(shè)計(jì)與實(shí)現(xiàn)
- 基于ActelFPGA的1394總線控制節(jié)點(diǎn)邏輯設(shè)計(jì)與驗(yàn)證.pdf
- 串行RapidIO互連系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn).pdf
- USB主機(jī)控制芯片的邏輯設(shè)計(jì)與驗(yàn)證.pdf
- 10G EPON系統(tǒng)OAM子層的邏輯設(shè)計(jì)與驗(yàn)證.pdf
- MDIO接口邏輯設(shè)計(jì)及其FPGA驗(yàn)證.pdf
- 基于libero的數(shù)字邏輯設(shè)計(jì)仿真及驗(yàn)證實(shí)驗(yàn)
- 基于FPGA的Fibre-channel協(xié)議數(shù)字邏輯設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于FPGA的RapidIO總線接口設(shè)計(jì)、驗(yàn)證與實(shí)現(xiàn).pdf
- 基于CORBA的智能網(wǎng)業(yè)務(wù)邏輯設(shè)計(jì)和業(yè)務(wù)驗(yàn)證的研究.pdf
- 基于MPEG-4的運(yùn)動(dòng)估計(jì)算法的邏輯設(shè)計(jì)及驗(yàn)證.pdf
- 高速串行接口RapidIO的設(shè)計(jì)與驗(yàn)證.pdf
- 基于偏好的教育推薦系統(tǒng)的業(yè)務(wù)邏輯設(shè)計(jì).pdf
- 基于RapidIO互連技術(shù)的WiMAX基站開發(fā).pdf
- 邏輯設(shè)計(jì)基礎(chǔ)
- FPGA的時(shí)序邏輯設(shè)計(jì)及系統(tǒng)優(yōu)化.pdf
評(píng)論
0/150
提交評(píng)論