基于FPGA的自適應(yīng)回波干擾對消實(shí)現(xiàn)研究.pdf

1、電子系統(tǒng)中若接收天線和發(fā)射天線同時(shí)工作，發(fā)射天線輻射的信號能量會有部分耦合回接收天線形成回波干擾?；夭ǜ蓴_的存在會降低接收端的信干噪比，從而影響系統(tǒng)的性能，嚴(yán)重時(shí)可能導(dǎo)致系統(tǒng)自激。針對這一問題，本文研究了自適應(yīng)回波干擾對消系統(tǒng)的FPGA（Field Programmable Gate Array）實(shí)現(xiàn)。
　　本文所研究的系統(tǒng)可適應(yīng)信道化后的16個(gè)子信道中，至少有3個(gè)子信道同時(shí)工作。利用自適應(yīng)濾波算法分別抑制每個(gè)子信道中的回波干擾，

2、回波抑制比可達(dá)14dB以上，大大增加了收發(fā)天線之間的隔離度。
　　首先，本文通過Matlab仿真和算法復(fù)雜度的計(jì)算，比較了三種常用的自適應(yīng)濾波算法：最小均方誤差（LMS，Least Mean Square）算法、仿射投影（AP，Affine Projection）算法和遞歸最小二乘（RLS，Recursive Least Square）算法。其中，LMS算法的復(fù)雜度最低，并且收斂性能可以滿足系統(tǒng)要求。最終本文選取了一種基于LMS算

3、法改進(jìn)的DLMS（Delayed-LMS，系數(shù)延遲型LMS）算法用于本系統(tǒng)的回波干擾對消。該算法的復(fù)雜度和收斂性能與LMS算法相近，但更易于FPGA實(shí)現(xiàn)。
　　然后，本文簡單描述了回波干擾對消系統(tǒng)的硬件設(shè)計(jì)。針對已有的硬件基礎(chǔ)，分析了前后級模塊的數(shù)據(jù)處理過程，以及相關(guān)硬件的控制，為回波干擾對消模塊搭建了一個(gè)簡單的系統(tǒng)環(huán)境。本文的設(shè)計(jì)過程和測試過程都是在這個(gè)系統(tǒng)環(huán)境下進(jìn)行的。此外，本文還討論了一種整數(shù)倍環(huán)路延遲估計(jì)方法，使回波干擾信

4、號與估計(jì)信號能夠在時(shí)域上對齊，從而實(shí)現(xiàn)回波干擾的對消。
　　DLMS算法的實(shí)現(xiàn)是本文的重點(diǎn)。本文對各個(gè)子模塊的FPGA實(shí)現(xiàn)細(xì)節(jié)都進(jìn)行了詳細(xì)的描述，包含濾波模塊和更新模塊。通過調(diào)整布局布線、降低扇出等操作，使得本文設(shè)計(jì)的DLMS算法的工作頻率可達(dá)到200MHz以上。
　　本文還介紹了一種Simulink與Modelsim的聯(lián)合仿真，可以方便快捷地更改仿真條件，通過這種聯(lián)合仿真，驗(yàn)證了本文所設(shè)計(jì)的FPGA代碼的邏輯符合預(yù)期的效果