基于FPGA的北斗導(dǎo)航自適應(yīng)抗干擾算法的設(shè)計與實現(xiàn).pdf_第1頁
已閱讀1頁,還剩76頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、如今,隨著衛(wèi)星導(dǎo)航技術(shù)的飛速發(fā)展,位置信息服務(wù)已經(jīng)融入到我們的日常生活中,導(dǎo)航被稱為目前繼移動互聯(lián)網(wǎng)之后的第三大產(chǎn)業(yè)。衛(wèi)星導(dǎo)航在維護國家的安全中也發(fā)揮著不可替代的作用。為了使導(dǎo)航系統(tǒng)不受干擾的影響,本文以北斗導(dǎo)航系統(tǒng)為平臺,研究基于陣列天線的自適應(yīng)抗干擾算法的實現(xiàn)。
  首先,文章就自適應(yīng)抗干擾算法的原理和方法進行了系統(tǒng)介紹,并在MATLAB中建立陣列模型,對基于功率倒置算法的空域抗干擾算法和空時聯(lián)合抗干擾算法進行性能仿真。然后根

2、據(jù)系統(tǒng)指標(biāo),確定了在FPGA中實現(xiàn)抗干擾算法的方案,包括數(shù)字下變頻、權(quán)值計算、數(shù)據(jù)加權(quán)、數(shù)字上變頻等模塊。根據(jù)權(quán)值計算模塊實現(xiàn)方式的不同,本文提供了兩種在FPGA中實現(xiàn)抗干擾算法的方案:一種是基于FPGA嵌入式軟核NIOSⅡ的抗干擾的實現(xiàn),將權(quán)值計算的過程放在NIOSⅡ軟核中,用C語言進行實現(xiàn);另一種是基于邏輯語言的抗干擾算法的實現(xiàn),即用硬件描述語言Verilog HDL進行權(quán)值的計算。權(quán)值計算涉及到浮點數(shù)運算和Hermite矩陣求逆,

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論