多通道北斗自適應干擾抑制數(shù)字模塊設計與實現(xiàn).pdf

1、全球衛(wèi)星導航系統(tǒng)在現(xiàn)代的生活、軍事與科技發(fā)展中展現(xiàn)出越來越重要的作用，其技術與相關產(chǎn)品逐步被應用于各行各業(yè)中，引起了全球眾多國家的關注與研究。為了保證衛(wèi)星導航系統(tǒng)在日益復雜的電磁環(huán)境和軍事干擾下正常的使用，全球多個國家都已經(jīng)開始研究衛(wèi)星導航系統(tǒng)抗干擾技術及其相關產(chǎn)品。北斗導航系統(tǒng)起步較晚，為了獲得全球衛(wèi)星導航系統(tǒng)的自主性與安全性，進一步研究北斗導航系統(tǒng)及其抗干擾技術具有重大的意義。
　　本文以應用陣列天線技術實現(xiàn)北斗系統(tǒng)抗干擾為研

2、究課題，重點研究了一個基于陣列信號處理抗干擾算法的數(shù)字硬件平臺，并基于硬件平臺實現(xiàn)了功率倒置算法來完成北斗導航系統(tǒng)的抗干擾，具體研究分為四個部分：
　　一、使用空時二維結構，應用功率倒置算法，建立寬帶陣列天線接收模型，產(chǎn)生仿真陣列接收信號，對常見的LMS（Least Mean Square,最小均方）算法和SMI（Sample Matrix Inversion,采樣矩陣求逆）算法進行了仿真對比，確定了一種合理、有效的空時二維結構，

3、仿真結果為SMI算法具有更好的魯棒性和抗干擾性能。
　　二、根據(jù)現(xiàn)有的射頻前端和衛(wèi)星導航接收機的產(chǎn)品參數(shù)設計了一個數(shù)字硬件基帶電路板?；鶐О迳习薃DC（Analog to Digital Converter,模數(shù)轉換）電路， DAC（Digital to Analog Converter,數(shù)模轉換）電路，F(xiàn)PGA（Field Programmable Gate Array,現(xiàn)場可編程門陣列）及相關電路，DSP（Digital

4、Signal Processor,數(shù)字信號處理器）及相關電路，時鐘模塊及電源模塊。詳細研究了數(shù)字基帶板對北斗系統(tǒng)抗干擾算法的適用性，詳細地給出了各部分電路的設計方案和原理，分析了系統(tǒng)資源消耗情況、性能參數(shù)及功耗。
　　三、完成了基于SMI算法的空時二維自適應抗干擾硬件實現(xiàn)。詳細介紹了實現(xiàn)原理和實現(xiàn)過程，其中包括使用 FPGA完成信號調(diào)理過程，生成了無直流的復解析信號；使用狀態(tài)機控制乘累加單元完成了對自相關矩陣和互相關向量的估計；通

5、過UPP（Universal Parallel Port,通用并行接口）接口完成了FPGA與DSP之間的通信，并正確地完成了自適應濾波權向量的接收；在 DSP中完成了正定 Hermite矩陣的方程組求解，實現(xiàn)了權值計算；最終在 FPGA中完成了濾波輸出。通過軟件仿真驗證了實現(xiàn)的正確性。
　　四、完成了基帶數(shù)字板的測試工作，給出了測試結果，驗證了電路板設計無誤；通過外場實驗測試了系統(tǒng)的抗干擾性能，驗證了算法的有效性并給出了測試結果。