基于NoC的容錯(cuò)和低功耗編解碼設(shè)計(jì).pdf

1、三維片上網(wǎng)絡(luò)(3D Network on Chip，3D NoC)層間采用硅通孔(ThroughSilicon Vias, TSV)互聯(lián)。受限于制造工藝，芯片成品率隨互聯(lián)TSV數(shù)目的增加急劇降低，這不僅影響芯片通訊可靠性，甚至對(duì)3D NoC技術(shù)適用度提出嚴(yán)峻考驗(yàn)。此外，芯片復(fù)雜度提高使得功耗問題日益凸顯，過大的功耗導(dǎo)致芯片溫度急劇升高，嚴(yán)重影響芯片可靠性和性能，增加芯片面積和封裝成本。針對(duì)成品率問題，本文提出一種容錯(cuò)機(jī)制，當(dāng)鏈路中部分T

2、SV故障時(shí)，確保通訊正常。針對(duì)功耗問題，本文設(shè)計(jì)兩種低功耗編解碼電路來降低NoC功耗。本文主要工作如下:
　　1.提出自適應(yīng)位寬重組機(jī)制
　　根據(jù)故障通道中功能正常的TSV數(shù)目，實(shí)現(xiàn)傳輸數(shù)據(jù)位寬的自適應(yīng)重組，重組后的數(shù)據(jù)位寬與功能正常TSV數(shù)目一致，從而利用所有功能正常的TSV進(jìn)行層間通訊。其核心電路設(shè)計(jì)為可以單周期完成數(shù)據(jù)移位和加載且移位位寬可變的移位寄存器，用以降低數(shù)據(jù)位寬重組時(shí)的操作周期，提高位寬重組效率。本文所設(shè)計(jì)電

3、路提高了芯片成品率，降低了由于引入容錯(cuò)電路帶來的傳輸延遲，其最大可以容忍（N-1/N）％的TSV故障率（N為TSV總數(shù)），相對(duì)已有容錯(cuò)方法，傳輸延遲最大可以降低49％。
　　2.設(shè)計(jì)實(shí)現(xiàn)兩種低功耗編解碼電路
　　針對(duì)互連線自翻轉(zhuǎn)，采用翻轉(zhuǎn)編碼算法，引入分組編碼思想，將數(shù)據(jù)分成4組分別應(yīng)用編碼算法，達(dá)到一個(gè)較好的降低功耗效果。結(jié)合本項(xiàng)目中NoC所定義的數(shù)據(jù)包格式同時(shí)考慮到翻轉(zhuǎn)編碼算法對(duì)于連續(xù)數(shù)據(jù)表現(xiàn)較差的缺點(diǎn)，引入格雷碼組成聯(lián)