高性能CMOS運(yùn)算放大器應(yīng)用研究與設(shè)計(jì).pdf

1、從二十世紀(jì)后期開始，信息和電子技術(shù)領(lǐng)域發(fā)生了革命性的進(jìn)步和飛速發(fā)展，作為信息和電子產(chǎn)業(yè)的核心元器件，集成電路有力的推動(dòng)和促進(jìn)了便攜式消費(fèi)電子等新型技術(shù)的進(jìn)步和發(fā)展。運(yùn)算放大器是模擬集成電路中非常重要的部分，由于各項(xiàng)技術(shù)的飛速發(fā)展，對(duì)運(yùn)算放大器的性能也有了更高的要求。
　　本文提出的高性能CMOS運(yùn)算放大器，用±0.9V的供電電壓的兩級(jí)運(yùn)放結(jié)構(gòu)，采用改進(jìn)的彌勒補(bǔ)償方式，通過增加一個(gè)額外的電路分支，將補(bǔ)償電容與電阻和運(yùn)算放大器的第二級(jí)

2、分離開，產(chǎn)生了一個(gè)主極點(diǎn)，一個(gè)左半平面零點(diǎn)以及一個(gè)非主極點(diǎn)。提高了電路的穩(wěn)定性，獲得了更大的單位增益帶寬以及更高的電源抑制比;利用該兩級(jí)運(yùn)算放大器，本文設(shè)計(jì)了一個(gè)帶隙基準(zhǔn)電壓源，采用Neuteboom電壓源結(jié)構(gòu)，并利用不同溫度系數(shù)的電阻對(duì)基準(zhǔn)電壓源的輸出電壓與溫度關(guān)系曲線進(jìn)行曲率校正。利用Cadence仿真工具，分別在tt，ff，ss三個(gè)工藝角下對(duì)輸出電壓與溫度的關(guān)系、輸出電壓與電源電壓的關(guān)系、啟動(dòng)時(shí)間、電源抑制比等性能進(jìn)行了仿真。在前

3、端仿真結(jié)束后，繪制了運(yùn)算放大器及帶隙基準(zhǔn)電壓源的版圖，通過了設(shè)計(jì)規(guī)則檢查及版圖原理圖匹配后，完成了后端仿真。
　　本文設(shè)計(jì)的運(yùn)算放大器增益達(dá)91.39dB，電源抑制比111.8dB，單位增益帶寬26MHz，功耗68μW。利用該運(yùn)算放大器設(shè)計(jì)的帶隙基準(zhǔn)電壓源，進(jìn)行曲率校正之后，在ff、 tt、ss三個(gè)工藝角下仿真得到的溫漂系數(shù)分別為4.25ppm/℃、5.69ppm/℃、7.18ppm/℃。在tt工藝角下，輸出電壓1.17V，電源抑