CMOS高性能運算放大器研究與設計.pdf

1、隨著集成電路工藝技術(shù)的發(fā)展,集成度的不斷提高,以及數(shù)?；旌舷到y(tǒng)在電子信息系統(tǒng)領(lǐng)域的廣泛使用,行業(yè)對模擬集成電路的設計提出了更高的要求:高性能,高集成度,低功耗等。而運算放大器作為模擬與數(shù)模混合系統(tǒng)中必不可少的模塊單元,其性能的好壞直接關(guān)系整個系統(tǒng)性能的好壞。因此,高性能運放的研究與設計具有重要的意義。當前,集成電路已經(jīng)進入深亞微米的VLSI階段,并朝著片上系統(tǒng)(SOC:System On a Chip)發(fā)展,CMOS工藝技術(shù)日益凸顯出B

2、ipolar工藝無法比擬的優(yōu)勢:高集成度,低功耗。當今99％的數(shù)字系統(tǒng)采用CMOS工藝實現(xiàn),因此,為了實現(xiàn)數(shù)字系統(tǒng)和模擬系統(tǒng)混合集成,甚至于SOC系統(tǒng),CMOS工藝無疑也成為運放實現(xiàn)的首選,CMOS運放已經(jīng)成為研究的熱點。
　　 本文系統(tǒng)論述了CMOS運算放大器的理論和實踐,探討了高性能運算放大器設計的方法和關(guān)鍵技術(shù)。論文中主要研究了以下幾方面的問題:一、運放的性能參數(shù)以及參數(shù)間的相互關(guān)系；二、常用運放結(jié)構(gòu)及其特點,包括單級運放

3、,二級運放,三級運放,增益增強運放等；三、高性能運放的實現(xiàn)方法；四、高性能運放的設計實踐。
　　 本文對運算放大器進行了全面和深入的理論研究,作為對研究理論的實踐應用,文章進行了工程實踐,其中包括一款CMOS寬帶單級運放,一款高增益寬擺幅二級運放,一款低電壓低功耗三級運放和一款能夠運用于10bits100Msps流水線ADC的高速高精度運放。所有設計基于SMIC0.18um標準CMOS工藝,采用在CADENCE環(huán)境下對運放進行了

4、仿真,得到了滿意的仿真結(jié)果。
　　 本文分七章探討了CMOS高性能運算放大器設計的理論與實踐。第一章介紹了運算放大器的研究現(xiàn)狀與發(fā)展趨勢以及論文的研究內(nèi)容和研究意義；第二章介紹運放的概念,重點介紹了運放的各項性能指標及其表征方法；第三章探討了單級CMOS運放的理論和相關(guān)技術(shù)并進行工程設計；第四章分析討論了CMOS二級運放的理論和技術(shù),重點分析了頻率補償方法；第五章研究了三級運放的技術(shù)和實現(xiàn)方法；第六章設計了基于10bit100M