基于FPGA的示波記錄儀的高速數(shù)據(jù)處理.pdf

1、隨著電子信息技術(shù)的飛速發(fā)展，數(shù)據(jù)處理類儀器已經(jīng)被廣泛的應(yīng)用于各個(gè)領(lǐng)域，同時(shí)人們對(duì)數(shù)據(jù)處理的各方面要求也不斷提高。示波記錄儀是一個(gè)功能強(qiáng)大的數(shù)據(jù)采集系統(tǒng)，能同步測(cè)量多路不同組合的電信號(hào)和物理信號(hào)；同時(shí)也是一個(gè)可以捕獲和分析瞬態(tài)事件，記錄和顯示歷史事件的記錄系統(tǒng)。目前我國(guó)不具備示波記錄儀的生成能力，主要依賴進(jìn)口。成功研發(fā)示波記錄儀，掌握其關(guān)鍵技術(shù)，提高自主研發(fā)能力，具有深遠(yuǎn)的現(xiàn)實(shí)意義。其中如何對(duì)通道數(shù)可變、采樣率可變的高速數(shù)據(jù)進(jìn)行采集和如何

2、實(shí)現(xiàn)對(duì)它們的實(shí)時(shí)記錄是示波記錄儀數(shù)據(jù)處理設(shè)計(jì)的核心技術(shù)和研發(fā)難點(diǎn)。
　　本文主要基于以 FPGA為核心的信號(hào)處理板為硬件平臺(tái)，來(lái)實(shí)現(xiàn)示波記錄儀的高速數(shù)據(jù)處理。本文首先根據(jù)示波記錄儀的功能需求和技術(shù)指標(biāo)，搭建了示波記錄儀的高速數(shù)據(jù)處理構(gòu)架。然后對(duì)多通道數(shù)據(jù)采集和實(shí)時(shí)記錄兩個(gè)技術(shù)難點(diǎn)進(jìn)行了深入剖析。
　　對(duì)于通道采集模塊設(shè)計(jì)，要應(yīng)對(duì)通道數(shù)為1到128可變和采樣率為25kS/s到100MS/s可變的采集輸入，本文采用了統(tǒng)一按最大通

3、道數(shù)128和最大采樣率100MS/s處理數(shù)據(jù)的總體方案。然后每個(gè)通道用200M DDR ISERDES對(duì)采集的數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換，再根據(jù)不同時(shí)基對(duì)應(yīng)的不同抽點(diǎn)系數(shù)對(duì)采集數(shù)據(jù)做抽點(diǎn)處理，最后采集系統(tǒng)還會(huì)對(duì)采集的數(shù)據(jù)進(jìn)行三種數(shù)據(jù)獲取模式的數(shù)據(jù)處理。三種獲取模式為：正常采集、峰值檢測(cè)模式和高分辨率模式。
　　對(duì)于實(shí)時(shí)記錄模塊設(shè)計(jì)，本文采用同樣的方法應(yīng)對(duì)通道數(shù)1到16可變和采樣率100kS/s到1MS/s可變的總體方案。然后用基于乒乓操作的

4、DDR2 SDRAM來(lái)實(shí)現(xiàn)對(duì)高速數(shù)據(jù)的實(shí)時(shí)緩存，來(lái)解決高速數(shù)據(jù)不同模塊間的速率匹配問(wèn)題。最后本文用本地接口為50MHz時(shí)鐘的PEX8311實(shí)現(xiàn)的PCIe協(xié)議，來(lái)實(shí)現(xiàn)信號(hào)處理板與上位機(jī)的通信。
　　本文以信號(hào)處理板為核心搭建了測(cè)試平臺(tái)，進(jìn)行功能性驗(yàn)證。多通道采集模塊中的200M DDR ISERDES和100MS/s采樣率數(shù)據(jù)輸入下的數(shù)據(jù)獲取模式都得到成功驗(yàn)證；實(shí)時(shí)記錄模塊中DDR2乒乓操作切換操作和50MHz本地時(shí)鐘的PCIe讀寫