基于FPGA的高速數(shù)據(jù)處理技術(shù)研究與實(shí)現(xiàn).pdf

1、傳統(tǒng)的數(shù)字示波器中數(shù)據(jù)處理一般都由軟件完成，運(yùn)算速度慢，會導(dǎo)致示波器的波形更新率降低。近年來隨著可編程邏輯器件的快速發(fā)展，具有高度并行處理能力的FPGA器件在速度、靈活性等方面的優(yōu)勢逐漸顯示出來，越來越多的數(shù)據(jù)處理被應(yīng)用到FPGA中實(shí)現(xiàn)。本文作為數(shù)字熒光示波器項(xiàng)目的后續(xù)研發(fā)工作，以FPGA器件為實(shí)現(xiàn)平臺，研究和實(shí)現(xiàn)了FIR數(shù)字濾波器、FFT運(yùn)算器和插值運(yùn)算器。
　　本文首先簡單概述了數(shù)字信號處理算法、FPGA器件的工作原理以及典型

2、的FPGA開發(fā)流程。接著本文重點(diǎn)研究了FIR數(shù)字濾波器、高速FFT運(yùn)算器和插值運(yùn)算器在FPGA平臺上的實(shí)現(xiàn)。
　　基于實(shí)現(xiàn)復(fù)雜度和芯片資源的限制，本文選擇分布式DA算法設(shè)計(jì)FIR數(shù)字濾波器。本文對分布式DA算法的并行和串行這兩種結(jié)構(gòu)在占用資源和速度上進(jìn)行了對比和分析，最后將本文設(shè)計(jì)的FIR濾波器和MATLAB濾波函數(shù)的濾波效果進(jìn)行比較，驗(yàn)證了本文設(shè)計(jì)的FIR數(shù)字濾波器符合設(shè)計(jì)需求。
　　考慮到實(shí)時(shí)性的要求以及FPGA芯片資源

3、的限制，本文選擇了級聯(lián)流水線結(jié)構(gòu)來實(shí)現(xiàn)一個(gè)基2的1024點(diǎn)FFT運(yùn)算器。文中從資源利用率和運(yùn)行時(shí)間上對高速FFT運(yùn)算器的綜合報(bào)告和實(shí)現(xiàn)效果進(jìn)行了分析，驗(yàn)證了本文設(shè)計(jì)的高速FFT運(yùn)算器具有一定的應(yīng)用價(jià)值。
　　基于系統(tǒng)吞吐量的考慮，本文選擇了多相濾波器法來實(shí)現(xiàn)插值運(yùn)算器。本文采用并行結(jié)構(gòu)設(shè)計(jì)實(shí)現(xiàn)了Sinc插值運(yùn)算器，內(nèi)插倍數(shù)最大可達(dá)40倍。最后根據(jù)得到的插值數(shù)據(jù)計(jì)算各個(gè)插值倍數(shù)下的相對誤差值，驗(yàn)證了本文設(shè)計(jì)的插值運(yùn)算器具有應(yīng)用價(jià)值，