基于ActelFPGA的1394總線控制節(jié)點邏輯設(shè)計與驗證.pdf

1、近年來綜合航空電子領(lǐng)域迅速發(fā)展，傳統(tǒng)的IEEE1394B總線在性能和體系結(jié)構(gòu)已不能滿足航電系統(tǒng)對數(shù)據(jù)傳輸?shù)臅r效性、確定性和穩(wěn)定性的要求。經(jīng)過 SAE組織對IEEE1394B總線的重新裁剪和限定，形成了目前更適合航電系統(tǒng)的 SAE AS5643協(xié)議，本設(shè)計是基于AS5643協(xié)議對航電系統(tǒng)總線控制節(jié)點的探索研究。
　　在研究分析AS5643協(xié)議的基礎(chǔ)上，完成了一種基于FPGA實現(xiàn)的AS5643協(xié)議處理單元的設(shè)計，實現(xiàn)安全性和確定性更高

2、、延遲更小的數(shù)據(jù)通信網(wǎng)絡(luò)標準，提高了通信系統(tǒng)的容錯能力和完整性。本設(shè)計完成了總線控制節(jié)點作為根節(jié)點的具體功能實現(xiàn)，正確完成與遠程節(jié)點的信息交互，接收遠程節(jié)點狀態(tài)信息實現(xiàn)監(jiān)控目的，從而保證整個系統(tǒng)正確運行。利用Veriolg硬件描述語言完成邏輯設(shè)計，使用模塊劃分方法完成設(shè)計的所有功能過程實現(xiàn)，完成1394總線控制節(jié)點正確通信機制的目標，包括初始化流程設(shè)計、工作狀態(tài)設(shè)計、STOF消息的同步機制、節(jié)點與鏈路層之間的通信流程和特定消息的處理機制

3、，提高了設(shè)計可讀行和通用性，提高了排故效率使故障點更有針對性。在硬件設(shè)計過程中，采用 FLASH存儲收發(fā)消息的相關(guān)配置信息，縮短了通信延遲時間。利用UVM驗證方法學(xué)建立了驗證平臺，根據(jù)芯片手冊的時序要求完成了包括PCI組件、LLC組件、計分板組件和參考模型的開發(fā)，并在Lunix操作系統(tǒng)下運行實現(xiàn)。UVM驗證平臺的高度自動化能力在很大程度上縮短了芯片的開發(fā)周期，降低了開發(fā)成本，實現(xiàn)了大規(guī)模隨機化驗證，成功完成了本設(shè)計的功能仿真驗證工作。<