基于ActelFPGA的1394總線控制節(jié)點(diǎn)邏輯設(shè)計(jì)與驗(yàn)證.pdf

1、近年來綜合航空電子領(lǐng)域迅速發(fā)展，傳統(tǒng)的IEEE1394B總線在性能和體系結(jié)構(gòu)已不能滿足航電系統(tǒng)對(duì)數(shù)據(jù)傳輸?shù)臅r(shí)效性、確定性和穩(wěn)定性的要求。經(jīng)過 SAE組織對(duì)IEEE1394B總線的重新裁剪和限定，形成了目前更適合航電系統(tǒng)的 SAE AS5643協(xié)議，本設(shè)計(jì)是基于AS5643協(xié)議對(duì)航電系統(tǒng)總線控制節(jié)點(diǎn)的探索研究。
　　在研究分析AS5643協(xié)議的基礎(chǔ)上，完成了一種基于FPGA實(shí)現(xiàn)的AS5643協(xié)議處理單元的設(shè)計(jì)，實(shí)現(xiàn)安全性和確定性更高

2、、延遲更小的數(shù)據(jù)通信網(wǎng)絡(luò)標(biāo)準(zhǔn)，提高了通信系統(tǒng)的容錯(cuò)能力和完整性。本設(shè)計(jì)完成了總線控制節(jié)點(diǎn)作為根節(jié)點(diǎn)的具體功能實(shí)現(xiàn)，正確完成與遠(yuǎn)程節(jié)點(diǎn)的信息交互，接收遠(yuǎn)程節(jié)點(diǎn)狀態(tài)信息實(shí)現(xiàn)監(jiān)控目的，從而保證整個(gè)系統(tǒng)正確運(yùn)行。利用Veriolg硬件描述語言完成邏輯設(shè)計(jì)，使用模塊劃分方法完成設(shè)計(jì)的所有功能過程實(shí)現(xiàn)，完成1394總線控制節(jié)點(diǎn)正確通信機(jī)制的目標(biāo)，包括初始化流程設(shè)計(jì)、工作狀態(tài)設(shè)計(jì)、STOF消息的同步機(jī)制、節(jié)點(diǎn)與鏈路層之間的通信流程和特定消息的處理機(jī)制

3、，提高了設(shè)計(jì)可讀行和通用性，提高了排故效率使故障點(diǎn)更有針對(duì)性。在硬件設(shè)計(jì)過程中，采用 FLASH存儲(chǔ)收發(fā)消息的相關(guān)配置信息，縮短了通信延遲時(shí)間。利用UVM驗(yàn)證方法學(xué)建立了驗(yàn)證平臺(tái)，根據(jù)芯片手冊(cè)的時(shí)序要求完成了包括PCI組件、LLC組件、計(jì)分板組件和參考模型的開發(fā)，并在Lunix操作系統(tǒng)下運(yùn)行實(shí)現(xiàn)。UVM驗(yàn)證平臺(tái)的高度自動(dòng)化能力在很大程度上縮短了芯片的開發(fā)周期，降低了開發(fā)成本，實(shí)現(xiàn)了大規(guī)模隨機(jī)化驗(yàn)證，成功完成了本設(shè)計(jì)的功能仿真驗(yàn)證工作。<