FPGA功耗評(píng)估模型的建立方法.pdf

1、現(xiàn)場(chǎng)可編程門陣列FPGA（Field Programmable Gate Array），作為可編程器件進(jìn)一步發(fā)展的產(chǎn)物，因其靈活性強(qiáng)、開發(fā)周期短、研發(fā)成本低、易于維護(hù)等特點(diǎn)，被廣泛應(yīng)用于當(dāng)今時(shí)代的眾多領(lǐng)域。隨著集成電路的飛速發(fā)展，F(xiàn)PGA的功能不斷完善，其內(nèi)部資源也被不斷豐富，相應(yīng)地內(nèi)部資源所產(chǎn)生的功耗也越來(lái)越大，而功耗引發(fā)的熱點(diǎn)問(wèn)題對(duì)FPGA器件可靠性的影響引起了研究人員的廣泛關(guān)注。為了能夠準(zhǔn)確地預(yù)估功耗引發(fā)的熱點(diǎn)問(wèn)題，需要對(duì)FPGA

2、內(nèi)部資源的功耗進(jìn)行較為精確的評(píng)估。
　　本研究針對(duì)FPGA功耗評(píng)估精確度的問(wèn)題，提出了一種建立FPGA功耗評(píng)估模型的數(shù)學(xué)方法，旨在建立從設(shè)計(jì)代碼到功耗映射的評(píng)估模型，既能夠有效屏蔽復(fù)雜底層電路帶來(lái)的影響因素，又能夠準(zhǔn)確高效地實(shí)現(xiàn) FPGA不同電路設(shè)計(jì)的功耗評(píng)估。首先根據(jù)FPGA內(nèi)部資源的結(jié)構(gòu)特點(diǎn)結(jié)合相應(yīng)的分層策略對(duì)FPGA內(nèi)部資源進(jìn)行層次劃分，搭建用于資源功耗評(píng)估的基礎(chǔ)模型框架，然后針對(duì)最小單元電路進(jìn)行不同設(shè)計(jì)參數(shù)下相應(yīng)的功耗樣本

3、采集，通過(guò)數(shù)學(xué)方法對(duì)不同設(shè)計(jì)特性下的功耗數(shù)據(jù)樣本進(jìn)行降維處理，提取多維度的功耗評(píng)估數(shù)學(xué)模型，最后結(jié)合硬件電路平臺(tái)進(jìn)行物理板級(jí)測(cè)試，依照測(cè)試結(jié)果對(duì)模型進(jìn)行修正和再驗(yàn)證。使用該方法建立的FPGA功耗評(píng)估模型可滿足熱點(diǎn)分析中對(duì)FPGA功耗評(píng)估精確度的需求，經(jīng)測(cè)試，該功耗評(píng)估模型的評(píng)估精確度與硬件平臺(tái)測(cè)試結(jié)果誤差率僅在10％左右。
　　本研究主要內(nèi)容包括：⑴分析了CMOS單元電路的功耗組成，并引出了對(duì)FPGA內(nèi)部資源功耗組成的分析和研究；

4、⑵根據(jù)上述理論分析，結(jié)合FPGA內(nèi)部資源的組成特點(diǎn)，建立了具有層次結(jié)構(gòu)的FPGA功耗評(píng)估模型基礎(chǔ)框架；⑶針對(duì)劃分的FPGA內(nèi)部資源最小單元電路進(jìn)行了功耗數(shù)據(jù)樣本采集，根據(jù)大量樣本提取相應(yīng)的功耗評(píng)估數(shù)學(xué)模型，并結(jié)合 FPGA內(nèi)部資源的分層策略，通過(guò)逐級(jí)向高層抽取的方式，建立具有整芯片評(píng)估功能的功耗模型；⑷搭建用于FPGA功耗評(píng)估的硬件平臺(tái)，對(duì)提出的功耗評(píng)估模型進(jìn)行修正和再驗(yàn)證，通過(guò)計(jì)算模型的評(píng)估精度證實(shí)了模型的可用性；⑸總結(jié)上述工作，提出