基于FPGA的LTE-A系統(tǒng)中的Turbo編譯碼算法的并行化研究與實現(xiàn).pdf

1、隨著人們對業(yè)務層面需求的增加和提高,對移動通信系統(tǒng)的寬帶化要求也越來越高,因此,選擇一種具有良好譯碼性能的信道編碼以提高傳輸信息的可靠性就顯得非常重要。經(jīng)過長期方案評估,3GPP選擇Turbo碼作為第四代移動通信系統(tǒng)——LTE-A系統(tǒng)的編碼方案。2013年12月4日,國家工信部向三大運營商發(fā)放4G牌照,預示著對LTE-A系統(tǒng)中Turbo碼的研究將隨之備受關注。
　　本文分析了適用于LTE-A系統(tǒng)的Turbo編碼算法和Turbo譯碼

2、算法。對于編碼,可以直接根據(jù)LTE-A協(xié)議進行設計;對于Turbo譯碼,本文首先研究了適用于LTE-A系統(tǒng)的高階軟解調(diào)算法的基本原理,并分析和比較了四種不同譯碼算法(SOVA, MAP, LOG-MAP, MAX-LOG-MAP)的原理、性能和復雜性,在犧牲很小性能的前提下,選擇MAX-LOG-MAP算法作為硬件實現(xiàn)算法。
　　另外,本文還著重分析了編碼算法和譯碼算法的并行化處理。傳統(tǒng)的編碼算法利用移位寄存器,任意時刻的寄存器狀態(tài)

3、都跟之前的輸入比特有關,無法實現(xiàn)并行化以提高吞吐量,所以本文設計了一種基于查找表的實現(xiàn)方法解決了這個問題。同時,本文分析了QPP交織器的無地址爭用,無訪問沖突的特點,在此基礎上,分析了譯碼算法的并行交織和并行解交織并仿真了不同并行度對MAX-LOG-MAP譯碼性能的影響,由于非常有效的子譯碼器的初始化策略,并行MAX-LOG-MAP譯碼算法相對于串行MAX-LOG-MAP譯碼算法并沒有太大的性能損失(對于幀長為40比特的譯碼,8并行度的

4、譯碼損失僅為0.7dB左右)。
　　在算法分析的基礎上,本文設計了LTE-A系統(tǒng)中的Turbo編碼器和Turbo譯碼器的并行化結構(8并行度)。并詳細分析了各個子模塊的接口、核心電路、仿真結果以及總體硬件資源消耗情況,最后在 Altera DE4(芯片型號:EP4S40G5H40I2)上對所設計的硬件電路進行板級測試。
　　本文所設計的Turbo編碼器的資源占有率不到1％(其中組合邏輯單元使用個數(shù)為477個,占有率小于1％;