基于FPGA的Turbo碼編譯碼器實(shí)現(xiàn).pdf

1、Turbo碼在提出伊始，以其接近Shannon極限的優(yōu)異的譯碼性能在編碼界引起了轟動(dòng)，并成為研究糾錯(cuò)編碼的熱點(diǎn)課題。經(jīng)過(guò)十幾年的研究和發(fā)展，Turbo碼已經(jīng)開(kāi)始走向了實(shí)用化。雖然Turbo碼性能優(yōu)越，但是在實(shí)現(xiàn)時(shí)需要解決計(jì)算量大，計(jì)算復(fù)雜的問(wèn)題，這個(gè)問(wèn)題在硬件實(shí)現(xiàn)時(shí)尤其突出。如何有效的用硬件實(shí)現(xiàn)Turbo碼編譯碼器成為了人們研究的重點(diǎn)。
　　 本文在介紹Turbo編譯碼理論的基礎(chǔ)上，重點(diǎn)是譯碼器的部分，詳細(xì)的分析MAP、Log-

2、MAP、Max-Log-MAP三種常用的譯碼算法，選擇Max-Log-MAP譯碼算法來(lái)進(jìn)行Turbo碼譯碼器設(shè)計(jì)。針對(duì)實(shí)現(xiàn)（解）交織器、定點(diǎn)數(shù)據(jù)表示方式、子譯碼器Max-Log-MAP算法的主要運(yùn)算單元進(jìn)行FPGA設(shè)計(jì)，關(guān)鍵是我們采用兩組存儲(chǔ)器使兩個(gè)子譯碼器交替工作，這樣可以有效的減少延時(shí)、提離譯碼速度。
　　 通過(guò)分析Turbo碼系統(tǒng)功能，把整個(gè)系統(tǒng)分割成不同的功能模塊，再用Verilog語(yǔ)言或者原理圖實(shí)現(xiàn)每個(gè)不同模塊。文中詳