高速Turbo乘積碼編譯碼算法及其FPGA實(shí)現(xiàn).pdf

1、Turbo乘積碼（TPC）自1994年提出后，其優(yōu)異的性能引起了研究人員的廣泛關(guān)注。作為一種高效的前向差錯(cuò)控制（FEC）信道編碼技術(shù)，TPC在碼率、譯碼性能和硬件復(fù)雜度方面具有很大的優(yōu)勢(shì)，具有不錯(cuò)的應(yīng)用前景。
　　隨著通信技術(shù)的迅猛發(fā)展，人們對(duì)數(shù)據(jù)傳輸速率的要求越來(lái)越高。傳統(tǒng)的串行TPC譯碼器占用資源較少，但是譯碼延時(shí)太大，很難滿足高速的要求，人們紛紛把目光轉(zhuǎn)向并行譯碼器。TPC的碼字特點(diǎn)使其很容易提高并行度，但是單純的行列并行譯

2、碼需要使用大量的存儲(chǔ)資源，且控制比較復(fù)雜。本文中我們提出了一種新的并行譯碼器，大大提高了TPC譯碼器的吞吐量。在實(shí)現(xiàn)中使用了多種實(shí)現(xiàn)高速的設(shè)計(jì)方法：采用新的譯碼器結(jié)構(gòu)減少行列譯碼之間的時(shí)延；設(shè)計(jì)了一種每個(gè)時(shí)鐘可以處理一行碼字的分量碼譯碼器；分量碼譯碼器找最不可靠位時(shí)采用快速排序減少時(shí)延；比較候選碼字相關(guān)度量確定最優(yōu)碼字和競(jìng)爭(zhēng)碼字時(shí)采用快速排序減少時(shí)延等。這些技術(shù)可以顯著提高譯碼器的吞吐量。
　　本文結(jié)合中國(guó)電子科技集團(tuán)公司第十研究

3、所的合作課題，采用VHDL作為開發(fā)語(yǔ)言，在Xilinx Virtex-5系列的xc5vlx330芯片上實(shí)現(xiàn)了三種不同碼率的TPC編譯碼器：(32,26,4)×(32,26,4) TPC、(64,57,4)×(32,26,4) TPC和(64,57,4)×(64,57,4) TPC，并且把它們合成一個(gè)碼率兼容的編譯碼器，通過(guò)一個(gè)mode信號(hào)的不同輸入進(jìn)行不同的碼字選擇。譯碼器總資源只是略高于占用資源最多的單個(gè)編譯碼器，實(shí)現(xiàn)了資源的最優(yōu)化。