Turbo碼編譯碼器FPGA實(shí)現(xiàn)的研究.pdf

1、本文以Turbo碼譯碼器的FPGA實(shí)現(xiàn)為目標(biāo)，對(duì)Turbo碼的迭代譯碼算法及用硬件語言實(shí)現(xiàn)其譯碼算法進(jìn)行了深入研究。 本文首先在理論上對(duì)Turbo碼的編譯碼原理進(jìn)行了深入的研究，并用C語言對(duì)其MAP譯碼算法進(jìn)行了驗(yàn)證仿真，接著就Turbo碼MAP算法的衍生算法即LOG_MAP和MAX_LOG_MAP算法用C程序做了仿真和測(cè)試。隨后本文就一些對(duì)MAP譯碼性能起著重要影響的參數(shù)也用C程序做了仿真對(duì)比。 在綜合考慮設(shè)計(jì)方案的綜

2、合性能、復(fù)雜程度、系統(tǒng)規(guī)模、系統(tǒng)延時(shí)和成本等各項(xiàng)因素后，本次設(shè)計(jì)選擇了Altera公司的Cyclone2器件來完成Turbo碼譯碼算法（MAX_LOG_MAP）在硬件語言上的仿真設(shè)計(jì)。 在本文的設(shè)計(jì)中，采用了FPGA設(shè)計(jì)中“自上而下”和“自下而上”的設(shè)計(jì)方法來實(shí)現(xiàn)Turbo碼的MAX_LOG_MAP算法譯碼。在分析系統(tǒng)功能的前提下，把整個(gè)系統(tǒng)分割成不同的功能模塊，再用VHDL語言去實(shí)現(xiàn)每個(gè)不同模塊。文中詳細(xì)的介紹了各個(gè)模塊的設(shè)計(jì)