高速PLL的研究與設計.pdf

1、隨著無線通信技術(shù)的高速發(fā)展，通信系統(tǒng)對數(shù)據(jù)傳輸速率的要求也越來越高。45GHz的Q波段由于其低損耗、低功耗、大吞吐量特性而相比其他波段更適合于中遠距離的信號傳輸，因而成為近幾年高速傳輸領(lǐng)域研究的熱點。
　　隨著IEEE802.11.aj任務組工作的推進，關(guān)于45GHz頻段的特性研究、應用測試及系統(tǒng)開發(fā)已日趨完善。高速系統(tǒng)的出現(xiàn)對高精度、高品質(zhì)的高速時鐘的要求已經(jīng)顯現(xiàn)。然而，當前多數(shù)關(guān)于45GHz的文章主要集中在系統(tǒng)級的應用，具體到

2、CMOS級的電路研究尚少。研究與設計基于IEEE802.11.aj協(xié)議，適用于45GHz Q波段信號傳輸?shù)母咚俑呔孺i相環(huán)對高速無線系統(tǒng)的發(fā)展有著重要意義。
　　本文研究與設計的目標是：基于標準SMIC0.13μm MS/RF1P8M CMOS工藝，設計一款適用于45GHz Q波段的高速全集成鎖相環(huán)。主要研究內(nèi)容包括：鎖相環(huán)環(huán)路設計與性能指標分析，鎖相環(huán)高頻模塊設計方法與實現(xiàn)，鎖相環(huán)電路分解與模塊電路設計，鎖相環(huán)版圖實現(xiàn)及后仿驗證

3、。
　　在環(huán)路指標確定與驗證之后，本文對高速鎖相環(huán)系統(tǒng)進行模塊分解，分別進行高速和中低速電路的研究與設計。其中，針對SMIC0.13μm MS/RF1P8M CMOS工藝存在的工藝頻率極限對本文鎖相環(huán)電路關(guān)鍵模塊設計帶來的挑戰(zhàn)，本文通過改進傳統(tǒng)LC-VCO的諧振腔結(jié)構(gòu)，有效的將VCO諧振頻率提高了66％，保證了鎖相環(huán)輸出頻率的指標要求。
　　通過提取部分版圖信息進行后仿，本文后仿條件下的鎖相環(huán)輸出中心頻率為45GHz時，tt