LDO穩(wěn)壓器電快速脈沖群敏感度研究.pdf

1、低壓差穩(wěn)壓器（Low Dropout Voltage Regulator, L D O)作為電子產(chǎn)品電源的核心部件，具有產(chǎn)生并保持獨(dú)立、穩(wěn)定、低噪聲和可預(yù)測(cè)的輸出電壓，占據(jù)少量PCB板面積和消耗極低功耗等特點(diǎn)，在電源管理芯片市場(chǎng)中一直保持市場(chǎng)占有率第一的位置。隨著工藝和技術(shù)的進(jìn)步，以及電磁環(huán)境的不斷復(fù)雜化，電源部分的電磁兼容（Electromagnetic Compatibility， EMC)性能降級(jí)成為了產(chǎn)品開發(fā)過程中急需解決的難題

2、之一。同時(shí)市場(chǎng)又急需功耗低、外圍器件少以及穩(wěn)定性和抗干擾能力更好的電源模塊，所以電源模塊的EM C研究開始受到了前所未有的關(guān)注。而電快速瞬變脈沖群（Electronic Fast Transient Bursty E F T/B)作為一種易觸發(fā)、復(fù)雜多變和損傷頻率高的瞬態(tài)脈沖騷擾信號(hào)，對(duì)電路性能的影響非常大。因此，L D O穩(wěn)壓器的電快速脈沖群敏感度研究是具有很重要的科學(xué)意義。
　　本文主要工作是深入研究了 L D O穩(wěn)壓器的電路

3、結(jié)構(gòu)特點(diǎn)和EFT脈沖干擾信號(hào)的特征，從電磁兼容性能評(píng)估的角度出發(fā)，實(shí)現(xiàn)了一種L D O穩(wěn)壓器EFT敏感度測(cè)試方法，并建立了 L D O穩(wěn)壓器的EFT敏感度模型，分析了穩(wěn)壓器的失效模式和失效機(jī)理。
　　首先，對(duì) LDO穩(wěn)壓器的基本原理和芯片內(nèi)部電路結(jié)構(gòu)進(jìn)行了研究，詳細(xì)地分析了電路的主要組成模塊，重點(diǎn)討論了線性穩(wěn)壓器主要電路指標(biāo)的設(shè)計(jì)要點(diǎn)。通過對(duì)EFT干擾脈沖的產(chǎn)生機(jī)制和波形特征的研究，重點(diǎn)分析了騷擾信號(hào)在電路中的傳播特點(diǎn)以及對(duì)電路的

4、危害。
　　其次，研究了通用的系統(tǒng)級(jí)和集成電路（Integrated Circuit，1C)級(jí)瞬態(tài)脈沖抗擾度測(cè)試的常用方案，結(jié)合本文研究的LDO芯片的功能和結(jié)構(gòu)特點(diǎn)，搭建了測(cè)試的軟硬件平臺(tái)、設(shè)計(jì)了芯片測(cè)試電路以及規(guī)劃了測(cè)試流程。最終測(cè)得LDO穩(wěn)壓器的敏感度水平，并通過對(duì)測(cè)試結(jié)果的分析，總結(jié)了 L D O穩(wěn)壓器在EFT干擾測(cè)試下的失效模式，分析了其失效機(jī)理。
　　最后，根據(jù)分立器件的參數(shù)指標(biāo)和數(shù)據(jù)手冊(cè)，結(jié)合阻抗測(cè)試的結(jié)果，提取