基于FPGA的YAK SOC原型驗證平臺設(shè)計與實現(xiàn).pdf

1、隨著電子工藝水平越來越高,SOC(系統(tǒng)芯片)設(shè)計已經(jīng)成為目前電子系統(tǒng)設(shè)計的主流。但是隨著嵌入式系統(tǒng)集成度越來越高,對系統(tǒng)驗證提出了極大的挑戰(zhàn)。目前SOC驗證所需資源已占整個設(shè)計資源的60％-80％,可見驗證已經(jīng)成為SOC設(shè)計及其實現(xiàn)的最大技術(shù)瓶頸。在系統(tǒng)芯片SOC的驗證中,功能驗證成為制約芯片發(fā)展的首要制約因素。雖然仿真器(simulator)采用各種方法來提高自身的仿真速度,但是硬件仿真器對硬件的功能進(jìn)行仿真是計算機按照硬件的數(shù)學(xué)模型

2、,通過計算的方法來模擬硬件電路的動作。隨著芯片的規(guī)模越來越大,硬件的模型也必將越來越復(fù)雜,對硬件進(jìn)行模擬的計算量也急劇增加。單純利用硬件仿真器進(jìn)行硬件仿真的方法已經(jīng)力所不及,仿真器的仿真速度越來越慢。業(yè)界迫切的需要找到某種更加完備的設(shè)計與驗證方法來提高SOC設(shè)計的效率和可靠性,因此原型驗證技術(shù)應(yīng)運而生。原型驗證技術(shù)的本質(zhì)在于快速地實現(xiàn)SOC設(shè)計中的硬件模塊,讓軟件模塊在真正的硬件環(huán)境中高速運行,從而實現(xiàn)SOC設(shè)計的軟硬件協(xié)同驗證。

3、>　　 隨著FPGA在密度和復(fù)雜度上的發(fā)展,大規(guī)模FPGA器件一般都嵌入微處理器,IP核以及多種高速接口標(biāo)準(zhǔn),同時FPGA具有邏輯靜態(tài)可編程和在線動態(tài)重構(gòu)特性,使得FPGA成為一種理想的原型驗證器件。
　　 本文的主要研究內(nèi)容是基于FPGA的原型驗證技術(shù)。本文從方法論角度針對FPGA原型驗證技術(shù)進(jìn)行相關(guān)研究,在此基礎(chǔ)上,針對本實驗室項目組的YAK SOC項目設(shè)計了適用的FPGA原型驗證平臺。主要工作包括原型平臺原理圖設(shè)計及其P