提高任意波形發(fā)生器采樣率的方法研究.pdf

1、在電子測量領域，信號源同穩(wěn)壓源、萬用表和示波器等儀器一樣被廣泛地應用?；谥苯訑底趾铣杉夹g的任意波形發(fā)生器因其輸出信號頻率分辨率和穩(wěn)定度高、頻率切換速度快、切換時輸出相位連續(xù)等優(yōu)點，已基本取代傳統(tǒng)的信號源。隨著測試系統(tǒng)逐漸復雜多樣化，被測模塊對信號源提出更高的要求，要求它具有更高的輸出頻率、更多的波形種類和通道數。所以在降低成本的前提下，如何有效提高任意波形發(fā)生器的采樣率是非常重要的問題。
　　本文圍繞如何提高任意波形合成的采樣率

2、，詳細闡述了分相存儲、真插值和偽插值三種方法的工作原理，對比分析了它們的優(yōu)缺點。結合實際項目應用，采用分相存儲法解決DDS系統(tǒng)中FPGA內部相位累加器和波形存儲器速度限制問題，提高任意波形合成的采樣率，最終在最高工作頻率為250MHz的FPGA上實現了500MSa/s的波形合成設計。
　　論文首先介紹了DDS技術的基本原理，分析了采用專用DDS芯片和采用FPGA兩種方法實現波形合成的優(yōu)缺點后，選擇了靈活性好、可移植性強的FPGA波

3、形合成方案。然后給出了基于分相存儲的DDS技術的基本結構，并在FPGA上設計實現了DDS固件邏輯模塊，具體包含地址分配與譯碼、高速相位累加器、雙通道相位差精確可調及并串轉換等重要模塊。同時根據系統(tǒng)設計指標，完成系統(tǒng)硬件電路設計，主要有外部時鐘模塊、FPGA模塊、DAC模塊、通道輸出模塊和電源模塊。通過規(guī)范布局布線、設計層疊結構合理的PCB、設計阻抗可控的傳輸線及降低系統(tǒng)噪聲等方法，解決了該高速數?；旌舷到y(tǒng)中信號完整性問題使系統(tǒng)更加穩(wěn)定可