基于憶阻存儲(chǔ)陣列的讀寫(xiě)及邏輯運(yùn)算研究.pdf

1、作為第四種基本無(wú)源電路元件，憶阻不僅可以用于信息的存儲(chǔ)，還能實(shí)現(xiàn)以憶阻狀態(tài)為邏輯變量的邏輯操作，從而將數(shù)據(jù)的存儲(chǔ)和邏輯操作緊密地結(jié)合。本文以此為思路，主要研究了基于憶阻存儲(chǔ)陣列的讀寫(xiě)及邏輯操作。
　　首先對(duì)憶阻的兩種主要模型—惠普TiO2模型和閾值模型的性質(zhì)進(jìn)行比較，并給出了它們的Simscape模型，可用于Matlab中物理系統(tǒng)的仿真。通過(guò)對(duì)憶阻蘊(yùn)含、或非等狀態(tài)邏輯的研究，給出了相應(yīng)的或、與非的基本實(shí)現(xiàn)電路，并計(jì)算了相應(yīng)的參數(shù)，

2、對(duì)非線性可分的同或和異或，本文分別用5個(gè)憶阻實(shí)現(xiàn)。其次探討了憶阻交叉陣列的讀寫(xiě)實(shí)現(xiàn)方法，理論計(jì)算和實(shí)驗(yàn)仿真證實(shí)該方案的可行性。通過(guò)研究證實(shí)隨著陣列規(guī)模的增大，復(fù)制和蘊(yùn)含等操作受漏電流影響會(huì)越來(lái)越大，為了克服漏電流，本文采用1個(gè)晶體管和一個(gè)憶阻串聯(lián)作為一個(gè)存儲(chǔ)單元的1T1M結(jié)構(gòu)存儲(chǔ)器實(shí)現(xiàn)行和列的復(fù)制、蘊(yùn)含等操作。最后利用輸入電平和憶阻存儲(chǔ)狀態(tài)的同或邏輯設(shè)計(jì)了由3個(gè)晶體管，2個(gè)憶阻和1個(gè)電阻構(gòu)成混合結(jié)構(gòu)的3T2M1R相聯(lián)存儲(chǔ)器(CAM)，分