電源地平面對的噪聲抑制技術研究.pdf

1、隨著電子信息技術的高速發(fā)展，集成電路的時鐘頻率已達吉赫茲以上，片內布局布線愈發(fā)復雜，信號的上升下降時間更加陡峭，這些問題都給集成電路可靠性帶來巨大挑戰(zhàn)。相對于傳統(tǒng)電路系統(tǒng)，當前高速電路的功能多樣化、多電壓島域、數?；旌系确矫娑际沟秒娐废到y(tǒng)更加復雜，兼顧這些因素就帶來了一系列的電源完整性(PI)的問題。而現今電源完整性問題已經成為集成電路發(fā)展的一個瓶頸。其中如何抑制電源分配網絡中的噪聲更成為研究的熱點。
　　本文圍繞電源完整性中噪聲

2、抑制方面展開，首先介紹了電源分配網絡的基本原理，重點討論了電源地平面對結構。在此基礎上，引入了兩種噪聲抑制方法：添加去耦電容和電磁帶隙結構(EBG)。通過建立相關模型和系統(tǒng)仿真的方法對去耦電容的布局和取值進行研究以提高其對電源地平面對的噪聲抑制作用效果，并從阻抗角度探索了此方法對同步開關噪聲的抑制影響。在電磁帶隙結構的噪聲抑制方面，通過共面型EBG等效原理引出EBG結構設計方法。結合互補開口環(huán)諧振器（CSRR）結構，提出了一種新型超寬帶