低電壓低功耗模數(shù)轉(zhuǎn)換器的研究與設(shè)計.pdf

1、低功耗模數(shù)轉(zhuǎn)換器（ADC）廣泛應(yīng)用于各種采用電池供電的便攜式電子產(chǎn)品中，如移動電話、平板電腦、智能穿戴設(shè)備和各種便攜式醫(yī)療設(shè)備等。為了延長設(shè)備的使用周期，就必須降低芯片的功耗；同時為了滿足多路信號的采集需求，就要求ADC具有多個輸入通道。低功耗ADC的設(shè)計難點在于希望在降低ADC功耗的同時，不會過多損失ADC的性能和增加ADC的實現(xiàn)成本。
　　為了實現(xiàn)一款低功耗多通道高性能的ADC，本文開展相關(guān)的研究工作，完成的主要成果如下：

2、r>　　(1)采用了低成本低功耗的ADC實現(xiàn)架構(gòu)。通過對比不同的ADC實現(xiàn)架構(gòu)的優(yōu)缺點，本文選擇了適用于低功耗低成本的逐次逼近型模數(shù)轉(zhuǎn)換器（SAR ADC）結(jié)構(gòu)；同時采用了低電壓的設(shè)計方案。該芯片采用CMOS0.35μm工藝實現(xiàn)，標準電壓為3.3V。為了降低ADC的整體功耗，芯片最低工作電壓可從3.3V降低到1.8V，從而減少了約45％的功耗。由于MOSFET的閾值沒有降低，所以在設(shè)計MOS開關(guān)、比較器、偏置電路等時，低電壓設(shè)計方案具有

3、一定的難度。
　　(2)在芯片實現(xiàn)過程中，設(shè)計了低功耗低成本的分段式電荷共享型DAC結(jié)構(gòu)。電荷共享型DAC使用電容陣列實現(xiàn)，沒有靜態(tài)功耗，具有較高的匹配精度，適合低功耗的應(yīng)用場合。本文采用分段式電荷共享型DAC結(jié)構(gòu)可以進一步減小整體電容陣列的面積，從而達到低成本低功耗的要求。
　　(3)為了滿足低電壓低功耗高性能的要求，設(shè)計了具有軌到軌輸入級的再生鎖存型比較器。軌到軌輸入級采用1:1電流鏡偏置復(fù)用技術(shù)，通過亞閾值設(shè)計，在實現(xiàn)

4、低功耗的同時減小了比較器的失調(diào)電壓。再生鎖存級設(shè)計了遲滯特性，可以有效消除由于回踢噪聲造成的比較器的誤翻轉(zhuǎn)，從而提高了比較器的抗干擾能力。
　　測試結(jié)果表明該ADC芯片是一個可用低至1.9V供電的4通道、10位分辨率、300ksps采樣率的低電壓低功耗逐次逼近型模數(shù)轉(zhuǎn)換器（SAR ADC），芯片核心版圖面積為1.23mm2，并采用Chartered CMOS0.35μm工藝進行了流片實現(xiàn)。測試結(jié)果表明在2V供電，166ksps的采