低功耗時(shí)域模數(shù)轉(zhuǎn)換器的研究.pdf

1、傳統(tǒng)電壓域 ADC實(shí)現(xiàn)高速高精度與先進(jìn) CMOS工藝兼容性問題一直困擾著學(xué)術(shù)界,本論文研究適用于納米尺寸工藝的新型時(shí)域ADC架構(gòu),擺脫高線性度對高增益運(yùn)算放大器的依賴,探索低增益運(yùn)算放大器實(shí)現(xiàn)高線性度電壓時(shí)間轉(zhuǎn)換電路,提出借用流水線思想突破時(shí)間數(shù)字轉(zhuǎn)換電路的低速低精度限制,最后基于55nm CMOS工藝設(shè)計(jì)12位100MSPS時(shí)域ADC,并進(jìn)行仿真驗(yàn)證架構(gòu)的可行性。
　　論文首先介紹ADC基本架構(gòu)和性能參數(shù),分析傳統(tǒng)電壓域ADC架

2、構(gòu)在納米工藝下實(shí)現(xiàn)高速高精度的局限性,總結(jié)國內(nèi)外新型ADC架構(gòu)發(fā)展趨勢,研究適用于納米尺寸工藝的時(shí)域ADC架構(gòu)。
　　其次,闡述基于MDAC結(jié)構(gòu)的電壓時(shí)間轉(zhuǎn)換電路工作原理,討論運(yùn)算放大器和連續(xù)比較器的設(shè)計(jì)參數(shù)對轉(zhuǎn)換電路輸出時(shí)間脈寬信號性能的影響,模型驗(yàn)證低增益運(yùn)算放大器實(shí)現(xiàn)高線性度電壓時(shí)間轉(zhuǎn)換電路的可行性,將電壓域信號轉(zhuǎn)換到時(shí)域信號以待在時(shí)域量化,從而突破納米尺寸工藝不利于模擬電路設(shè)計(jì)的瓶頸。
　　然后,根據(jù)傳統(tǒng)延遲線時(shí)間數(shù)

3、字轉(zhuǎn)換電路的缺陷,借用流水線思想搭建高性能流水線時(shí)間數(shù)字轉(zhuǎn)換電路架構(gòu),提高時(shí)域的量化能力,進(jìn)一步,推導(dǎo)時(shí)域流水線架構(gòu)的時(shí)間脈寬傳輸函數(shù),研究級間數(shù)字時(shí)間轉(zhuǎn)換電路的核心模塊,借用時(shí)間寄存器來實(shí)現(xiàn)時(shí)域流水線架構(gòu)異步量化,設(shè)計(jì)無需校正的脈寬序列時(shí)間放大器實(shí)現(xiàn)高線性度的時(shí)間脈寬放大。
　　最后,基于55nm CMOS數(shù)字工藝設(shè)計(jì)12位100MHz時(shí)域ADC架構(gòu),電壓時(shí)間轉(zhuǎn)換電路在電壓域?qū)崿F(xiàn)2.5位量化,輸出1位符號位和時(shí)間脈寬信號,流水線