超低功耗VCO型模數(shù)轉(zhuǎn)換器的設(shè)計(jì).pdf

1、醫(yī)療設(shè)備小型化、低功耗與高精度等發(fā)展趨向，對(duì)IC設(shè)計(jì)提出更高的技術(shù)要求。
　　 本文工作目標(biāo)有二：
　　 一、是基于梳理ADC的靜態(tài)特性和動(dòng)態(tài)特性，在折中設(shè)計(jì)和優(yōu)化設(shè)計(jì)理念基礎(chǔ)上，提取ADC芯片設(shè)計(jì)的FOM函數(shù)，為VCO架構(gòu)ADC芯片做設(shè)計(jì)鋪墊：
　　 二、是通過比較研究已知ADC芯片架構(gòu)優(yōu)缺點(diǎn)，從VCO架構(gòu)的設(shè)計(jì)方法學(xué)入手，設(shè)計(jì)超低功耗的VCO架構(gòu)ADC芯片，評(píng)估性能，并對(duì)版圖設(shè)計(jì)提出具體優(yōu)化建議。
　　

2、 論文的主要內(nèi)容有四：
　　 (1)介紹ADC芯片的特性參數(shù)，分析對(duì)比已知ADC芯片架構(gòu)的優(yōu)缺點(diǎn)，基此，提出ADC芯片設(shè)計(jì)的評(píng)價(jià)函數(shù)FOM函數(shù)，為全文設(shè)計(jì)提供理論依據(jù)。
　　 (2)重點(diǎn)闡述VCO架構(gòu)ADC的設(shè)計(jì)方法學(xué)——時(shí)間交錯(cuò)法，通過建立模擬量到數(shù)字量的轉(zhuǎn)換函數(shù)y[n]，比較研究了該方法學(xué)的3種設(shè)計(jì)情況。
　　 (3)利用已知的設(shè)計(jì)方法學(xué)，設(shè)計(jì)VCO架構(gòu)ADC芯片的各種模塊，主要包括S/H模塊、VCO模塊和

3、Reset Counter模塊等，并給出了完整電路設(shè)計(jì)原理圖。
　　 (4)在Cadence軟件平臺(tái)上提取網(wǎng)表，建立HSPICE模型，反復(fù)校核仿真結(jié)果，評(píng)估基于FOM函數(shù)，并提出優(yōu)化方案以及版圖設(shè)計(jì)的考慮。
　　 研究結(jié)果的關(guān)鍵數(shù)據(jù)是，在1.2V電源供應(yīng)下，12bit的VCO架構(gòu)ADC芯片消耗的功耗不超過5μW;在供應(yīng)電源下降到0.55V時(shí)，該芯片的功耗可達(dá)nW級(jí)。
　　 研究結(jié)論認(rèn)為：本工作針對(duì)VCO架構(gòu)ADC