維特比譯碼與RS譯碼的研究與FPGA實(shí)現(xiàn).pdf

1、分類號(hào)密級(jí)UDC編號(hào)桂林電子科技大學(xué)碩士學(xué)位論文題目題目______________維特比譯碼與RS譯碼的研究與FPGA實(shí)現(xiàn)維特比譯碼與RS譯碼的研究與FPGA實(shí)現(xiàn)（英文）（英文）ViterbiDecodeRSDecodeResearchImplementonFPGA研究生姓名:唐永軍指導(dǎo)教師姓名、職務(wù)指導(dǎo)教師姓名、職務(wù):尹鎖柱教授申請(qǐng)學(xué)科門(mén)類:工學(xué)碩士工學(xué)碩士學(xué)科、?？?、專業(yè):通信與信息系統(tǒng)通信與信息系統(tǒng)__________提交論文日

2、期:2010年3月論文答辯日期:2010年6月年月日摘要I摘要本文研究了基于DVBS標(biāo)準(zhǔn)QPSK調(diào)制解調(diào)系統(tǒng)中信道編碼部分中的各個(gè)模塊的原理。并在設(shè)計(jì)過(guò)程中對(duì)其進(jìn)行優(yōu)化，既減少了資源占用，又保證了設(shè)計(jì)精度的要求。首先介紹了數(shù)字電視的發(fā)展及DVBS標(biāo)準(zhǔn)，接著闡述QPSK系統(tǒng)各個(gè)模塊的原理，其中重點(diǎn)論述了節(jié)點(diǎn)同步的原理和性能，并研究出一種新的同步判決方案和利用節(jié)點(diǎn)同步的校驗(yàn)矩陣糾正相位模糊的新方案。然后介紹收縮卷積碼與維特比譯碼以及與之相關(guān)

3、的各個(gè)模塊設(shè)計(jì)與實(shí)現(xiàn)，其中重點(diǎn)論述了節(jié)點(diǎn)同步的設(shè)計(jì)與實(shí)現(xiàn)，并給出了仿真圖，同時(shí)還分析了維特比譯碼IP核的使用方法。最后介紹系統(tǒng)調(diào)試與仿真，主要闡述了軟件調(diào)試與硬件調(diào)試兩個(gè)部分，其中軟件調(diào)試簡(jiǎn)要的闡述了在設(shè)計(jì)程序時(shí)經(jīng)常會(huì)遇到的問(wèn)題以及解決方法，而硬件調(diào)試主要論述了SignalTapII的使用方法與使用技巧。本文的主要貢獻(xiàn)在于成功的設(shè)計(jì)了基于DVBS標(biāo)準(zhǔn)的QPSK調(diào)制解調(diào)系統(tǒng)，并產(chǎn)品化。關(guān)鍵詞：DVBS；FPGA；數(shù)字衛(wèi)星電視；QPSK調(diào)制