維特比譯碼器的FPGA實現(xiàn).pdf

1、隨著通信技術(shù)和信息技術(shù)的發(fā)展，人們對信息傳輸?shù)目煽啃砸约坝行缘囊笤絹碓礁摺Ｗ鳛閿?shù)字通信系統(tǒng)的一個重要組成部分，信道編碼為保證通信的可靠性發(fā)揮著舉足輕重的作用，被廣泛地應(yīng)用于數(shù)字通信系統(tǒng)的抗干擾和差錯控制之中。
　　 信道編碼分為分組碼和卷積碼兩大類。卷積碼由于其良好的性能更是廣泛應(yīng)用于無線通信系統(tǒng)和衛(wèi)星通信系統(tǒng)中。維特比譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等優(yōu)點，被認為是卷積碼的最佳譯碼算法，卷積

2、碼和維特比譯碼被大量用于通信系統(tǒng)的前向糾錯中。因此，設(shè)計一個高性能的卷積碼譯碼器具有重要的現(xiàn)實意義，微電子技術(shù)和可編程邏輯技術(shù)的發(fā)展為維特比譯碼器的實現(xiàn)提供了契機。
　　 本文的主要內(nèi)容是實現(xiàn)約束長度為9，碼率為1/2的維特比譯碼器。本文首先介紹了卷積碼的基本原理和描述方式，接著闡述了維特比算法的原理和影響維特比譯碼性能的關(guān)鍵因素。然后著重介紹了維特比譯碼器的各個模塊的各種算法，以及本設(shè)計中采用的方法，詳細如下：
　　

3、1.在分支度量模塊中，對輸入數(shù)據(jù)采用了三比特八電平量化的軟判決方式，對歐氏距離的計算方法進行了簡化，以便于用硬件電路方式實現(xiàn)。
　　 2.在加-比-選模塊中，對加比選的串行方式、并行方式和串并結(jié)合這三種實現(xiàn)方式的優(yōu)缺點進行了比較，最終選擇串并結(jié)合的方式，該方式在滿足譯碼速度的同時，節(jié)約了硬件資源。
　　 3.在路徑度量存儲單元中，采用了乒乓方式，該方式方法直觀，控制電路比較簡單。
　　 4.在幸存路徑儲存單元中，