鎖相環(huán)測試方法與測試板開發(fā).pdf

1、鎖相環(huán)（PLL）作為時鐘芯片廣泛應(yīng)用于無線通信、消費電子等現(xiàn)代IC產(chǎn)品中，其功能包括相位同步和時鐘倍頻等。衡量PLL性能優(yōu)劣的關(guān)鍵指標之一為抖動（在頻域表現(xiàn)為相位噪聲）特性，在PLL芯片測試中，如何精確衡量PLL的時鐘抖動特性已成為日漸重要的課題。針對PLL的抖動評估，在設(shè)計階段的電路模擬遠遠不夠，只有對流片后的成品芯片進行功能驗證和可靠性測試，才能最終斷言設(shè)計是否正確。本文將詳細闡述PLL芯片的測試原理與抖動因素探究，具體工作如下：<

2、br>　?。?）闡述PLL的工作原理、噪聲分析及電路級抖動模擬。
　?。?）搭建PLL測試平臺，分析抖動參數(shù)的物理意義，應(yīng)用示波器、相噪儀、測試板、數(shù)據(jù)分析軟件等設(shè)備對實體芯片進行各項指標測量，以驗證PLL的性能。
　?。?）重點分析引起PLL抖動的主要因素，闡述抖動的分類機制、抖動分解測試原理、探頭效應(yīng)等。通過對照實驗、多次重復(fù)實驗、控制變量法等測試方法，深入透徹地分析抖動來源及形成機理，并給出了降低外部抖動的測試方案，減

3、小測試引入的誤差。
　　（4）為了獲得高精度、高穩(wěn)定度的測試板，以便更加準確地測試PLL的抖動指標，本文還對PLL測試板進行了優(yōu)化設(shè)計，從電路設(shè)計、PCB設(shè)計及元器件選型等方面，詳細敘述了測試板開發(fā)的流程。最后應(yīng)用新設(shè)計的測試板進行重復(fù)實驗，測試結(jié)果表明新測試板_V2.0在穩(wěn)定度方面大幅提升，外部噪聲明顯減小，能更加準確地衡量PLL的抖動指標。
　　本文從PLL芯片測試背景、測試系統(tǒng)固化、測試標準統(tǒng)一、測試方法規(guī)范等角度，全