版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、<p> 本科畢業(yè)設(shè)計(jì)(論文)文獻(xiàn)綜述</p><p><b> 電子信息工程</b></p><p><b> 數(shù)字鎖相環(huán)設(shè)計(jì)方法</b></p><p> 摘要:本文主要分析了鎖相環(huán)路的基本原理及實(shí)現(xiàn)過(guò)程,介紹了數(shù)字鎖相環(huán)和模擬鎖相環(huán)的設(shè)計(jì)方法,并且比較了數(shù)字鎖相環(huán)和模擬鎖相環(huán)的優(yōu)缺點(diǎn)。</p&
2、gt;<p> 關(guān)鍵詞: 鎖相環(huán), 數(shù)字鎖相環(huán), 模擬鎖相環(huán), 鑒相器, 濾波器, </p><p><b> 1引言</b></p><p> 鎖相環(huán)是指一種電路或者模塊,它用于在通信的接收機(jī)中,其作用是對(duì)接收到的信號(hào)進(jìn)行處理,并從其中提取某個(gè)時(shí)鐘的相位信息[1]。或者說(shuō),對(duì)于接收到的信號(hào),仿制一個(gè)時(shí)鐘信號(hào),使得這兩個(gè)信號(hào)從某種角度來(lái)看是同步的(
3、或者說(shuō),相干的)。由于鎖定情形下(即完成捕捉后),該仿制的時(shí)鐘信號(hào)相對(duì)于接收到的信號(hào)中的時(shí)鐘信號(hào)具有一定的相差,所以很形象地稱其為鎖相器[2]。 </p><p> 鎖相環(huán)的特點(diǎn)是利用外部輸入的參考信號(hào)控制環(huán)路內(nèi)部振蕩信號(hào)的頻率和相位。</p><p> 2.鎖相環(huán)的實(shí)現(xiàn)與分類</p><p> 鎖相環(huán)有很多種類,可以是數(shù)字的也可以是模擬的也可以是混合的,可以
4、用于恢復(fù)載波也可以用于恢復(fù)基帶信號(hào)時(shí)鐘[3]。</p><p><b> 2.1模擬鎖相環(huán)</b></p><p> 模擬鎖相環(huán)大多由四象限模擬乘法器構(gòu)建環(huán)路中的鑒相器,環(huán)路濾波器由低通濾波器[4]。</p><p> 模擬鎖相環(huán)在穩(wěn)定工作時(shí),各模塊都可以認(rèn)為是線性工作的,故也稱為線性鎖相環(huán)。</p><p>
5、模擬鎖相環(huán)對(duì)正弦特性信號(hào)的相位跟蹤非常好,環(huán)路特性主要由鑒相器特性來(lái)決定,主要用于對(duì)信號(hào)的調(diào)制解調(diào)[5]。</p><p> 模擬鎖相環(huán)的優(yōu)點(diǎn)是電路簡(jiǎn)單有效,低通濾波器設(shè)計(jì)良好時(shí),輸出頻率穩(wěn)定,跟隨性能好,理想情況下輸出頻率完全等于同步頻率,對(duì)晶振壓控特性的線性要求不高。缺點(diǎn)是一旦失去基準(zhǔn)頻率輸出頻率立刻跳回晶振本身的頻率,模擬鎖相環(huán)電路適用于工作頻率較高,頻率變化范圍較小的情況[6]。</p>
6、<p><b> 2.2 數(shù)字鎖相環(huán)</b></p><p> 數(shù)字鎖相環(huán)的基本原理是,在接收端采用鑒相器比較接收碼元和本地產(chǎn)生得同步信號(hào)的相位,如果二者的相位不一致,那么鑒相器就會(huì)輸出誤差信號(hào)去控制本地同步信號(hào)的相位,直到本地同步信號(hào)的相位和接收信號(hào)的相位一致為止[7]。</p><p> 數(shù)字鎖相環(huán)是具有中間模擬信號(hào)的一種鎖相環(huán),主要由于數(shù)字鎖相環(huán)
7、中仍應(yīng)用一些像RC環(huán)路濾波器,VCO等模擬部件。數(shù)字鎖相環(huán)路的工作頻率范圍寬,若其VCO采用RC型振蕩器,則工作頻率最低可達(dá)幾HZ一下[8]。</p><p> 優(yōu)缺點(diǎn):由于在數(shù)字鎖相環(huán)中誤差控制信號(hào)是離散量,相位的調(diào)整也是離散的而非連續(xù)變化的,因此會(huì)存在一定的誤差,而這個(gè)相位誤差在數(shù)字濾波器K取值較小情況下不是恒定的,而是在兩個(gè)離散值之間跳躍,從而造成環(huán)路鎖定時(shí)的相位抖動(dòng)[9]。 </p>&l
8、t;p> 電路完全數(shù)字化,使用邏輯門電路和觸發(fā)器電路,受外界和電源的干擾的可能性大大減少,易于制成全集成化的單片全數(shù)字鎖相環(huán)[10];</p><p> 數(shù)字鎖相環(huán)路緩和或消除了模擬鎖相環(huán)路中電壓控制振蕩器的非線性以及零點(diǎn)漂移等對(duì)環(huán)路性能的影響;</p><p> 數(shù)字鎖相環(huán)路的部件甚至整個(gè)環(huán)路都可以直接用微處理機(jī)來(lái)模擬實(shí)現(xiàn)。</p><p> 3 數(shù)
9、字鎖相環(huán)的實(shí)現(xiàn)方法</p><p> 數(shù)字鎖相環(huán)主要包括以下三個(gè)部分: </p><p> 1 鑒相器:用于判斷鎖相器所輸出的時(shí)鐘信號(hào)和接收信號(hào)中的時(shí)鐘的相差的幅度; </p><p> 2 可調(diào)相/調(diào)頻的時(shí)鐘發(fā)生器:用于根據(jù)鑒相器所輸出的信號(hào)來(lái)適當(dāng)?shù)恼{(diào)節(jié)鎖相器,內(nèi)部的時(shí)鐘輸出信號(hào)的頻率或者相位,使得鎖相器完成上述的固定相差功能;</p><
10、;p> 3 環(huán)路濾波器:用于對(duì)鑒相器的輸出信號(hào)進(jìn)行濾波和平滑,大多數(shù)情形下是一個(gè)低通濾波器,用于濾除由于數(shù)據(jù)的變化和其他不穩(wěn)定因素對(duì)整個(gè)模塊的影響[11]。</p><p> 其原理圖如圖1所示。 </p><p> 圖1 數(shù)字鎖相環(huán)原理圖</p><p> 工作過(guò)程:數(shù)字鑒相器在每一個(gè)周期內(nèi)將輸入信號(hào)與本地估算信號(hào)進(jìn)行異或,得出相位差,然后將相位差信
11、號(hào)送入數(shù)字濾波器產(chǎn)生進(jìn)位脈沖和借位脈沖用于改變數(shù)控振動(dòng)器的相位和周期。當(dāng)環(huán)路達(dá)到穩(wěn)定時(shí),鎖定環(huán)路,輸出信號(hào)與輸入信號(hào)頻差為0相位差恒定,即實(shí)現(xiàn)了鎖相的功能[12]。</p><p><b> 3.1 數(shù)字鑒相器</b></p><p> 數(shù)字鑒相器也可稱為采樣鑒相器,用于檢測(cè)出兩個(gè)輸入信號(hào)的相位差,它在很大程度上決定著鎖相環(huán)的性能.數(shù)字鑒相器的四種形式分別為過(guò)零點(diǎn)
12、取樣鑒相器,觸發(fā)器型數(shù)字鑒相器,超前滯后性數(shù)字鑒相器和奈奎斯特速率取樣鑒相器[13]。</p><p><b> 3.2環(huán)路濾波器</b></p><p> 數(shù)字環(huán)中使用的數(shù)字環(huán)路濾波器與模擬環(huán)中使用的環(huán)路濾波器作用一樣,都對(duì)噪聲及高頻分量起抑制作用,并且控制著環(huán)路相位校正的速度和精度.適當(dāng)選擇濾波器參數(shù),可以改善環(huán)路的性能.一般構(gòu)成形式由A/D,數(shù)字計(jì)數(shù)器和D/
13、A三部分組成[13]。</p><p> 3.3受控可調(diào)時(shí)鐘發(fā)生器</p><p> 受控可調(diào)時(shí)鐘發(fā)生器就是一個(gè)可逆計(jì)數(shù)器,可以進(jìn)行減法/加法運(yùn)算。根據(jù)前級(jí)信號(hào),進(jìn)行加法或者減法,當(dāng)加法或者減法計(jì)數(shù)器溢出時(shí)產(chǎn)生溢出時(shí)鐘,從而實(shí)現(xiàn)調(diào)整輸出信號(hào)相位的目的[14]。</p><p><b> 4.總結(jié)</b></p><p&
14、gt; 鎖相環(huán)是一種反饋控制電路,作用是實(shí)現(xiàn)設(shè)備外部的輸入信號(hào)與內(nèi)部的振蕩信號(hào)同步[15]。目前鎖相環(huán)應(yīng)用廣泛,比如:在通信中應(yīng)用于調(diào)制解調(diào)自動(dòng)頻率微調(diào)等系統(tǒng);在雷達(dá)中應(yīng)用于天線自動(dòng)跟蹤與精密輔角偏轉(zhuǎn)測(cè)量等系統(tǒng);在空間技術(shù)中主要應(yīng)用于測(cè)速定軌、測(cè)距與遙測(cè)數(shù)據(jù)獲取等系統(tǒng);在電視機(jī)中應(yīng)用于電視機(jī)同步、門限擴(kuò)展解調(diào)的同步檢波。傳統(tǒng)的模擬鎖相環(huán)有較短的鎖定時(shí)間,可以保證參考時(shí)鐘源和輸出時(shí)鐘的穩(wěn)態(tài)相差[4]。但其中心頻點(diǎn)受VCO的限制而范圍較小
15、,環(huán)路帶寬較寬;當(dāng)參考源出現(xiàn)瞬斷或者參考時(shí)鐘源切換時(shí), VCO輸出時(shí)鐘頻率會(huì)出現(xiàn)較大的相位瞬變[3]。全數(shù)字鎖相環(huán)(DPLL)與傳統(tǒng)的模擬電路實(shí)現(xiàn)的PLL相比,具有精度高且不受溫度和電壓影響,環(huán)路帶寬和中心頻率編程可調(diào),并且應(yīng)用在數(shù)字系統(tǒng)中時(shí),不需A/D及D/A轉(zhuǎn)換。</p><p><b> 參考文獻(xiàn):</b></p><p> [1] 加德納Floyd M.
16、Gardner,姚劍清.鎖相環(huán)技術(shù)[M].北京:人民郵電出版社,2007,11.</p><p> [2] 劉順英.鎖相環(huán)原理設(shè)計(jì)及其應(yīng)用[M].北京:人民郵電出版社,1988,12.</p><p> [3] 黃智偉.鎖相環(huán)與頻率合成器電路設(shè)計(jì)[M].西安:西安電子科技大學(xué)出版社,</p><p><b> 2008,10.</b>&l
17、t;/p><p> [4] 方建邦.鎖相環(huán)原理及其應(yīng)用[M].北京:人民郵電出版社,1988,6.</p><p> [5] 田孝文.鎖相環(huán):原理,應(yīng)用與計(jì)算機(jī)輔助分析[M].成都:電子科技大學(xué)出版社,1986,5.</p><p> [6] 鄭繼禹.鎖相環(huán)路原理與應(yīng)用第2版 (修訂本)[M].北京:人民郵電出版社,1984,2.</p>&l
18、t;p> [7] 蓋格,楊興瑤.直流電動(dòng)機(jī)速度控制鎖相環(huán)路[M].北京:科學(xué)出版社,1985,12.</p><p> [8] 遠(yuǎn)坂俊昭,何希才.鎖相環(huán)(PLL)電路設(shè)計(jì)與應(yīng)用[M].北京:科學(xué)出版社,2006,1.</p><p> [9] 張欣.?dāng)U頻通信數(shù)字基帶信號(hào)處理算法及其VLSI實(shí)現(xiàn)[M].北京:科學(xué)出版社,</p><p><b&
19、gt; 2004,8.</b></p><p> [10] 羅偉雄.通信電路與系統(tǒng)第2版[M].北京:北京理工大學(xué)出版社,2007,9.[11] 史密斯(Jack R. Smith),龐堅(jiān)清,龐立昀.現(xiàn)代通信電路[M].北京:人民郵電出版</p><p><b> 社,2006,1.</b></p><p> [12]
20、 張厥盛.鎖相環(huán)頻率合成器[M].北京:電子工業(yè)出版社,1997,2.</p><p> [13] 萬(wàn)心平,張厥盛.集成鎖相環(huán)路--原理 特性 應(yīng)用[M].北京:人民郵電,1990,12.</p><p> [14] Keliu Shu.[et al. ].CMOS pll synthesizers: analysis and design[monograph]. Beijing:
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 全數(shù)字鎖相環(huán)的vhdl設(shè)計(jì)【文獻(xiàn)綜述】
- 全數(shù)字鎖相環(huán)設(shè)計(jì)
- 全數(shù)字鎖相環(huán)的設(shè)計(jì)
- 鎖相環(huán)英文文獻(xiàn)翻譯--高速數(shù)字混合鎖相環(huán)頻率合成器
- 智能全數(shù)字鎖相環(huán)的設(shè)計(jì)
- 數(shù)字化軟件鎖相環(huán)設(shè)計(jì)
- 鎖相環(huán)計(jì)算方法
- 基于fpga的數(shù)字鎖相環(huán)設(shè)計(jì)[開題報(bào)告]
- 全數(shù)字鎖相環(huán)的vhdl設(shè)計(jì)【開題報(bào)告】
- 基于數(shù)字鎖相環(huán)的復(fù)合反孤島方法研究.pdf
- 三相數(shù)字鎖相環(huán)設(shè)計(jì)與仿真.pdf
- 基于fpga的數(shù)字鎖相環(huán)設(shè)計(jì)【畢業(yè)論文】
- 全數(shù)字鎖相環(huán)電路的設(shè)計(jì)與實(shí)現(xiàn).pdf
- FPGA內(nèi)全數(shù)字延時(shí)鎖相環(huán)的設(shè)計(jì).pdf
- 基于0.18μmcmos工藝的全數(shù)字鎖相環(huán)設(shè)計(jì)
- 鎖相環(huán)設(shè)計(jì)外文翻譯
- 鎖相環(huán)大綱
- 模擬鎖相環(huán)
- 基于fpga的數(shù)字鎖相環(huán)設(shè)計(jì)[任務(wù)書]
- 全數(shù)字鎖相環(huán)的研究與設(shè)計(jì)畢業(yè)設(shè)計(jì)
評(píng)論
0/150
提交評(píng)論