應(yīng)用于UHF RFID系統(tǒng)中的∑-△分?jǐn)?shù)頻率綜合器的研究與設(shè)計(jì).pdf

1、超高頻射頻識(shí)別（UHF RFID）是當(dāng)前應(yīng)用最為廣泛的一種非接觸式無(wú)線(xiàn)通信技術(shù)，其工作頻率為860MHz~960MHz。頻率綜合器是其中最為關(guān)鍵的模塊之一，它能夠輸出穩(wěn)定、可綜合、低噪聲的本振信號(hào)，其性能影響甚至決定著整個(gè)無(wú)線(xiàn)收發(fā)系統(tǒng)的性能，以及閱讀器在復(fù)雜通信環(huán)境中的標(biāo)簽讀取效率。
　　根據(jù)UHF RFID的相關(guān)協(xié)議要求，確立了本文設(shè)計(jì)的∑-△分?jǐn)?shù)頻率綜合器的系統(tǒng)指標(biāo)。采用 Verilog-A語(yǔ)言對(duì)主要模塊進(jìn)行行為級(jí)建模及仿真。

2、設(shè)計(jì)了鑒頻鑒相器（PFD），電荷泵（CP），環(huán)路濾波器（LF），壓控振蕩器（VCO），可編程分頻器，除2分頻器，∑-△小數(shù)調(diào)制器以及自動(dòng)頻率校準(zhǔn)電路（AFC）等子模塊。其中，PFD采用邊沿觸發(fā)型D觸發(fā)器結(jié)構(gòu)，帶有延時(shí)回路，且無(wú)死區(qū)。CP采用帶有共源共柵運(yùn)算放大器的單端輸出結(jié)構(gòu)，仿真表明充放電電流在輸出電壓為0.25V~1.6V的范圍內(nèi)保持基本一致，失配度低于0.3％。LPF采用三階無(wú)源低通結(jié)構(gòu)。VCO采用互補(bǔ)交叉耦合對(duì)結(jié)構(gòu)，帶有開(kāi)關(guān)電容

3、陣列，以提升相位噪聲，仿真顯示相位噪聲性能為-98.64dBc/Hz@200kHz，-117.1dBc/Hz@1MHz。可編程分頻器采用基于除2/除3基本分頻單元的級(jí)聯(lián)式結(jié)構(gòu)，可實(shí)現(xiàn)任意整數(shù)且步長(zhǎng)為1的分頻比，級(jí)聯(lián)六級(jí)以后的分頻比變化范圍為64～127，滿(mǎn)足86～96的設(shè)計(jì)要求，仿真顯示相位噪聲為-167.4dBc/Hz@100kHz，-173.1 dBc/Hz@1MHz。除2分頻器采用電流模邏輯（CML）結(jié)構(gòu)的D鎖存器構(gòu)成，可輸出頻率

4、為860MHz~960MHz的I/Q正交差分信號(hào)?！?△小數(shù)調(diào)制器采用單環(huán)三階MASH1-1-1結(jié)構(gòu)，可將量化噪聲推至高頻處，并用濾波器濾除，降低了小數(shù)雜散。AFC電路采用比較計(jì)數(shù)器的結(jié)構(gòu)，設(shè)計(jì)了一種基于逐次逼近算法的比較邏輯，可自動(dòng)選擇壓控振蕩器的最優(yōu)控制字，仿真表明環(huán)路在86～96的分頻比變化范圍內(nèi)均能正確鎖定。
　　采用標(biāo)準(zhǔn)0.18μm CMOS工藝，設(shè)計(jì)了∑-△分?jǐn)?shù)頻率綜合器的芯片版圖，包括焊盤(pán)在內(nèi)的芯片尺寸為1425μm