基于130nm CMOS工藝UHF RFID系統中頻率綜合器的研究與設計.pdf

1、射頻識別技術具有信息量大、無需接觸即可快速識別大量物品的優(yōu)點，可以極大提高物流鏈管理中物品信息的時效及準確度，逐漸成為學術及工業(yè)界的研究熱點。另一方面，隨著CMOS技術發(fā)展進入納米時代，高度集成的片上系統成為了電路設計的主流方向，帶給射頻識別閱讀器芯片巨大的研究及應用潛力。
　　頻率綜合器為閱讀器芯片提供本振信號，是決定閱讀器芯片收發(fā)性能的關鍵部分，其設計難點在于壓控振蕩器和電荷泵電路的設計。本文以設計一款適用于中國大陸標準的射頻

2、識別閱讀器芯片中的頻率綜合器為目標，提出采用雙環(huán)整數型鎖相環(huán)架構，并在詳細分析環(huán)路各電路模塊的設計方法及參數選取原則下，采用3.3V/1.8V130nm CMOS工藝實現并通過流片測試或后仿驗證。
　　高性能壓控振蕩器的是鎖相環(huán)設計的基礎，直接決定環(huán)路的帶外噪聲和功耗。目前主流的兩種CMOS壓控振蕩器為環(huán)形振蕩器和電感電容振蕩器，本文試圖以最小的功耗實現壓控振蕩器的最優(yōu)噪聲性能。在分析環(huán)振差分延時單元熱噪聲傳遞的基礎上，明確給出并

3、流片驗證了延時單元中MOS管尺寸及負載類型的選取和設計原則，降低環(huán)振相位噪聲。從電感選取、變容管偏置優(yōu)化、電容陣列、交叉耦合管及偏置電流源管選擇五個方面，提出并后仿驗證了低相位噪聲電感電容振蕩器的優(yōu)化方法。
　　電荷泵的性能好壞影響鎖相環(huán)路的帶內噪聲及參考雜散水平，低功耗低參考雜散是電荷泵電路設計的優(yōu)化方向。本文分析了影響電荷泵參考雜散和噪聲的非理想效應，給出了對應的數學模型，并據此設計了一個輸出參考雜散在-88dBc以下，5位開