基于Tilera多核處理器的圖像并行處理平臺設計.pdf

1、在航天領域，相機技術的不斷進步使得星上產(chǎn)生的各類型數(shù)據(jù)量越發(fā)龐大，這也對數(shù)據(jù)處理平臺的性能提出了更為苛刻的要求。單核處理器因生產(chǎn)工藝、架構及功耗等各方面的限制，僅依靠提升主頻難以再大幅提升性能，而利用內核個數(shù)來彌補性能不足的多核處理器漸漸走進人們的視野，開始引領高性能處理器的主流市場。然而，當內核超過一定的數(shù)量后，并行程序很難編寫，無論在并行度還是內存調度上，都會遇到很多的問題，因此，程序能否并行是多核處理器發(fā)展的關鍵所在。
　　

2、針對上述問題，本文主要研究了在多核平臺上保證通用性的前提下，如何高度并行地對圖像處理算法程序進行運算，并搭建了針對JPEG2000及JPEG-LS解壓縮算法完成特定需求的并行處理系統(tǒng)。本文所實現(xiàn)的并行處理系統(tǒng)主要包含三個模塊：通信模塊，內存管理模塊，存儲模塊。其中，通信模塊通過萬兆光纖與8通道PCIE完成了平臺內外部數(shù)據(jù)交換的功能；內存管理模塊通過多線程以及設置鏈表機制完成了對平臺內外部數(shù)據(jù)分配的功能；存儲模塊通過SSD固態(tài)硬盤完成了平

3、臺內部數(shù)據(jù)存儲的功能。為保證本系統(tǒng)的高度并行，所做設計如下：
　　(1)采取多線程作為數(shù)據(jù)并行處理方式。本系統(tǒng)將多個解碼線程分配至不同的內核中，這種設計使得內核在獨立解碼的同時，可以更加方便的進行核間通信。
　　(2)采取鏈表的機制進行數(shù)據(jù)分配。本系統(tǒng)維護了多條記錄碼流與恢復圖像信息的鏈表，解碼內核可從鏈表中提取碼流數(shù)據(jù)進行解碼，并將恢復圖像數(shù)據(jù)記錄入鏈表中。這種設計對平臺內部數(shù)據(jù)進行合理的調度，最大限度的保證每一個內核連續(xù)

4、解碼而不出現(xiàn)空閑等待的狀態(tài)，大大提高了系統(tǒng)的并行效率。
　　(3)采用針對實際需求而設計的通信協(xié)議。本系統(tǒng)針對平臺數(shù)據(jù)傳輸特點，在傳輸有效數(shù)據(jù)前，發(fā)送固定長度的數(shù)據(jù)包，該數(shù)據(jù)包中含有有效數(shù)據(jù)的相關信息，接收端根據(jù)該數(shù)據(jù)包做出相應的接收準備。這種協(xié)議設計可以完全利用萬兆光纖網(wǎng)絡與PCIE通道有效的硬件資源，明顯提高了系統(tǒng)的通信速率。
　　(4)采取二級緩存機制接收數(shù)據(jù)。本系統(tǒng)將內存進行分級，一級內存通過不斷的更新連續(xù)接收外部數(shù)