10G以太網(wǎng)MAC控制器的設(shè)計與驗證.pdf

1、隨著計算機和網(wǎng)絡技術(shù)的發(fā)展，特別是帶寬應用的迅速崛起，網(wǎng)絡數(shù)據(jù)交互日趨頻繁化與復雜化，用戶對以太網(wǎng)帶寬的要求日益提高，以往100/1000M的速度已經(jīng)開始拖累用戶體驗，因此10G以太網(wǎng)技術(shù)在主干網(wǎng)絡乃至用戶接入網(wǎng)中的應用必將日益廣泛，10G以太網(wǎng)介質(zhì)訪問控制層(Media Access Control，MAC)控制器的設(shè)計具有重大意義。
　　本設(shè)計中的10G以太網(wǎng)MAC控制器是“基于銅互連的背板以太網(wǎng)物理層IP設(shè)計”項目的重要組成

2、部分，主要完成對以太網(wǎng)幀的封裝、解封及管理等操作。首先，通過解讀IEEE802.3ae系列協(xié)議，對其中MAC控制器相關(guān)的功能、幀格式、流量控制原理、10G介質(zhì)無關(guān)接口(10 Gigabit Media IndependentInterface, XGMII)等方面的規(guī)定進行分析，從而完成系統(tǒng)框架的整體設(shè)計。然后，按照自頂向下的設(shè)計方法，根據(jù)系統(tǒng)框架將10G以太網(wǎng)MAC控制器劃分為發(fā)送模塊、接收模塊、流量控制模塊和XGMII接口模塊，對子

3、模塊的內(nèi)部結(jié)構(gòu)、外部接口信號和互連通信方式進行詳細設(shè)計，重點提出混合并行CRC32校驗算法以驗證數(shù)據(jù)包的正確性;同時，通過總結(jié)保持DIC（Deficit Idle Count，DIC)算法優(yōu)化10G以太網(wǎng)MAC控制器的結(jié)構(gòu)。設(shè)計時采用Verilog語言對頂層模塊和子模塊進行描述，完成前端設(shè)計。最后，搭建驗證平臺，通過ISim工具完成功能仿真驗證;基于SMIC40nm標準邏輯單元庫，使用Design Complier(DC)進行邏輯綜合，

4、分析綜合報告，判斷時序、面積及功耗是否符合設(shè)計要求;基于Xilinx公司VC709連接套件搭建FPGA驗證平臺，RTL設(shè)計在ISE中完成綜合與布局布線之后，下載至FPGA，使用ChipScope觀察測試波形。驗證結(jié)果表明10G以太網(wǎng)MAC控制器的設(shè)計實際可行。
　　本文創(chuàng)新之處有:第一，根據(jù)10G以太網(wǎng)并行處理的特點，提出一種簡明高效的發(fā)送和接收PAUSE幀策略實現(xiàn)流量控制，該策略共用收發(fā)數(shù)據(jù)幀的部分結(jié)構(gòu)，有效減小電路規(guī)模;第二，