基于戰(zhàn)術(shù)通信網(wǎng)基層的數(shù)據(jù)融合——高速數(shù)據(jù)采集與實時處理系統(tǒng)設(shè)計與實現(xiàn).pdf_第1頁
已閱讀1頁，還剩67頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、隨著計算機科學(xué)和芯片制造工藝的飛速發(fā)展，數(shù)據(jù)采集、處理和傳輸這三大信息技術(shù)相互促進，推動數(shù)字系統(tǒng)向著大容量、小體積、高速度的方向發(fā)展。FPGA憑借其靈活性、適應(yīng)性和可重構(gòu)性使這一趨勢成為現(xiàn)實。因此進行基于FPGA與ARM相結(jié)合的高速數(shù)據(jù)采集與實時處理的研究具有重要的意義。
　　 本文首先介紹了數(shù)據(jù)融合技術(shù)的發(fā)展現(xiàn)狀，結(jié)合課題研究的背景和目的，提出了將ARM處理器和FPGA相結(jié)合實現(xiàn)多種復(fù)雜的底層數(shù)據(jù)融合的嵌入式平臺方案。本文主要

2、完成系統(tǒng)底層數(shù)據(jù)的高速采集與實時處理的設(shè)計與實現(xiàn)。ARM作為主控制器，對整個系統(tǒng)進行控制，F(xiàn)PGA作為協(xié)處理器，主要完成了信號的高速采集與實時處理。圍繞ARM和FPGA核心芯片，詳細分析了外圍電路各模塊的功能，在此基礎(chǔ)上完成了各模塊的硬件電路設(shè)計。此外，在FPGA中完成了數(shù)據(jù)高速采集與實時處理的設(shè)計與實現(xiàn)。
　　 經(jīng)過對所設(shè)計的系統(tǒng)的反復(fù)調(diào)試和改進，驗證了設(shè)計的正確性和可靠性，達到了數(shù)據(jù)高速采集與實時處理的目的，為系統(tǒng)以后在專用

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論