基于FPGA的三相高精度工頻信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn).pdf

1、工頻信號(hào)源屬于信號(hào)發(fā)生器技術(shù)的一種應(yīng)用，它被廣泛用于電表校驗(yàn)裝置中。隨著電力計(jì)量測(cè)試儀表技術(shù)的發(fā)展，電表校驗(yàn)裝置的測(cè)試精度要求越來越高，測(cè)試內(nèi)容也越來越豐富，這對(duì)電表校驗(yàn)裝置中的工頻信號(hào)源提出了更高的要求。新的要求主要體現(xiàn)在波形參數(shù)(幅度、頻率和相位)的調(diào)節(jié)精度、波形的失真度、波形的穩(wěn)定度、信號(hào)源控制的方便性以及控制內(nèi)容的多樣性等方面。
　　基于FPGA(現(xiàn)場(chǎng)可編程門陣列)的三相高精度工頻信號(hào)源的波形生成方法采用改進(jìn)后的DDS(直

2、接數(shù)字頻率合成)技術(shù)，較好地改善了信號(hào)源生成低頻信號(hào)時(shí)的頻率特性，并根據(jù)工頻信號(hào)源的應(yīng)用環(huán)境，實(shí)現(xiàn)了符合實(shí)際要求的調(diào)頻、調(diào)相、調(diào)幅和控制設(shè)計(jì)?；贔PGA的三相高精度工頻信號(hào)源分為數(shù)字信號(hào)發(fā)生器部分和控制部分。數(shù)字信號(hào)發(fā)生器部分以FPGA為核心，負(fù)責(zé)生成三相六路的波形信號(hào)，每一路都有用于產(chǎn)生交流電的AC信號(hào)和用于控制后級(jí)功率放大的DC信號(hào)?？刂撇糠忠訫CU(微控制器)為核心，負(fù)責(zé)接收控制指令并完成對(duì)數(shù)字信號(hào)源進(jìn)行參數(shù)設(shè)置和啟?？刂?。

3、r>　　本文通過對(duì)信號(hào)發(fā)生器技術(shù)和DDS技術(shù)的深入研究，分析了工頻信號(hào)源生成低頻信號(hào)時(shí)失真度較大的問題，從而設(shè)計(jì)改進(jìn)了DDS系統(tǒng)，使之能夠生成高頻率精度、高穩(wěn)定性和低失真度的低頻波形信號(hào)。本文的工作主要包括以下幾點(diǎn)：
　　1.介紹了工頻信號(hào)源在電表校驗(yàn)裝置中的作用，以及本課題的研究目的和實(shí)際意義。闡述了實(shí)現(xiàn)信號(hào)發(fā)生器的兩種常用方法：傳統(tǒng)的數(shù)字波形合成技術(shù)和DDS技術(shù)。
　　2.根據(jù)現(xiàn)有的DDS技術(shù)在生成低頻信號(hào)時(shí)的不足，設(shè)計(jì)

4、實(shí)現(xiàn)了改進(jìn)的DDS系統(tǒng)，并完成符合實(shí)際應(yīng)用要求的調(diào)頻、調(diào)相、調(diào)幅和控制設(shè)計(jì)。
　　3.設(shè)計(jì)了工頻信號(hào)源的硬件電路，主要包括以EP3C10E144為核心的數(shù)字信號(hào)發(fā)生器、以STM32F103RBT6為核心的控制電路和電源供電電路。
　　4.完成了FPGA的邏輯設(shè)計(jì)。
　　5.完成了STM32單片機(jī)的控制程序設(shè)計(jì)。
　　6.通過在電表校驗(yàn)裝置中的實(shí)際調(diào)試，驗(yàn)證了工頻信號(hào)源的功能和技術(shù)指標(biāo)，并對(duì)本課題所設(shè)計(jì)的工頻信號(hào)源