面向動態(tài)電壓調(diào)節(jié)系統(tǒng)的片上監(jiān)測方法的設(shè)計.pdf

1、隨著手持設(shè)備、無線傳感網(wǎng)絡(luò)的廣泛應(yīng)用和芯片尺寸的不斷縮小，功耗問題已經(jīng)成為系統(tǒng)芯片(System-on-Chip，SoC)設(shè)計時必須考慮的重要問題。傳統(tǒng)芯片層面的低功耗方法已越來越不能滿足應(yīng)用需求，以基于片上監(jiān)測的動態(tài)電壓調(diào)節(jié)(DynamicVoltageScaling，DVS)為代表的低功耗方法應(yīng)運而生，并逐漸成為工業(yè)界和學(xué)術(shù)界研究的熱點。
　　本文在廣泛調(diào)研國內(nèi)外低功耗方法的基礎(chǔ)上，確定了將面向DVS系統(tǒng)的原地時序監(jiān)測和錯誤糾

2、正方法作為主要研究對象。該方法將監(jiān)測單元插入到芯片關(guān)鍵路徑的末端，實時監(jiān)測芯片的工作情況，原地糾正時序錯誤，并將監(jiān)測結(jié)果作為DVS的依據(jù)。本文設(shè)計了具有錯誤監(jiān)測和糾正功能的原地監(jiān)測單元；構(gòu)建了以監(jiān)測單元為核心，三級流水線乘法器為主體，錯誤糾正控制信號產(chǎn)生電路和DVS模塊為重要組成部分的流水線乘法器DVS系統(tǒng)；融合了開環(huán)控制與閉環(huán)調(diào)節(jié)相結(jié)合的DVS方法；并設(shè)計了新型的模數(shù)混合仿真平臺，對所設(shè)計的電路和系統(tǒng)進行仿真。
　　本文基于SM

3、IC65nmCMOS工藝進行了原地監(jiān)測單元和流水線乘法器DVS系統(tǒng)的電路設(shè)計、版圖設(shè)計與仿真。仿真結(jié)果表明，原地監(jiān)測單元最高工作頻率可達400MHz。以此頻率為上限，監(jiān)測單元在0.8V～1.2V電壓范圍和-50℃～100℃的溫度范圍內(nèi)，不同工藝角下均能正確實現(xiàn)時序監(jiān)測和錯誤糾正的功能。流水線乘法器DVS系統(tǒng)能夠有效抑制錯誤傳播，輸出正確結(jié)果。與在1.2V固定電壓下的情況相比，流水線乘法器通過DVS的方法，以增加22.9％的面積為代價，最