動(dòng)態(tài)電壓頻率調(diào)節(jié)對(duì)程序性能影響的預(yù)測(cè).pdf

1、云計(jì)算和移動(dòng)設(shè)備應(yīng)用的迅猛增長(zhǎng)，使得在給定功耗約束條件下獲得更高的處理器性能成為現(xiàn)代處理器體系結(jié)構(gòu)研究人員追求的主要目標(biāo)之一。隨著晶體管長(zhǎng)度的不斷減少，晶體管單位面積的功耗不再保持不變，這使得CPU的功耗逐漸增大。因此，優(yōu)化處理器的性能/功耗比成為處理器體系結(jié)構(gòu)設(shè)計(jì)的關(guān)鍵。而處理器功耗主要由動(dòng)態(tài)功耗組成。現(xiàn)代CPU上提供的調(diào)節(jié)動(dòng)態(tài)功耗的主要手段是動(dòng)態(tài)電壓頻率調(diào)節(jié)(Dynamic Voltage Frequency Scaling，DVF

2、S)。然而，電壓頻率調(diào)節(jié)可能會(huì)造成程序性能下降，并且由于不同的應(yīng)用程序具有不同的運(yùn)行時(shí)行為特征，DVFS的實(shí)際應(yīng)用需要解決的一個(gè)關(guān)鍵技術(shù)問題是如何預(yù)測(cè)動(dòng)態(tài)電壓頻率調(diào)節(jié)對(duì)程序運(yùn)行時(shí)性能和功耗的影響。
　　本文針對(duì)現(xiàn)代商用處理器，建立動(dòng)態(tài)電壓頻率調(diào)節(jié)對(duì)程序運(yùn)行時(shí)性能和功耗影響的預(yù)測(cè)模型，用以指導(dǎo)設(shè)計(jì)更好的動(dòng)態(tài)電壓頻率調(diào)節(jié)機(jī)制和程序運(yùn)行時(shí)性能/功耗優(yōu)化方法。
　　本文的主要研究工作和成果包含以下三點(diǎn):
　　1.研究了訪存延遲

3、和訪存流量隨頻率變化的情況，提出了在商用處理器上考慮DVFS引起程序訪存流量和訪存延遲變化的性能預(yù)測(cè)模型?，F(xiàn)有的DVFS性能預(yù)測(cè)模型，大多基于模擬器，并使用到現(xiàn)有商用處理器性能監(jiān)測(cè)單元沒有提供的許多性能數(shù)據(jù)。而可以實(shí)現(xiàn)在現(xiàn)有商用處理器上的模型又沒有考慮到程序的訪存流量和訪存延遲會(huì)隨著頻率的變化而發(fā)生變化，從而導(dǎo)致性能預(yù)測(cè)結(jié)果不準(zhǔn)確。本文提出了基于商用處理器的DVFS性能預(yù)測(cè)模型，該模型使用現(xiàn)有商用處理器性能監(jiān)測(cè)單元提供的性能數(shù)據(jù)，并考慮

4、到訪存延遲和訪存流量隨處理器頻率變化的情況，以提供更準(zhǔn)確的性能預(yù)測(cè)結(jié)果。
　　2.研究了處理器功耗在不同頻率下的變化情況，提出了在商用處理器上考慮低頻部分訪存密集型程序功耗下降速度減緩情況的功耗預(yù)測(cè)模型。本文在分析不同類型的程序在不同頻率下的功耗的基礎(chǔ)上，結(jié)合CPU動(dòng)態(tài)功耗計(jì)算方式，并考慮到部分訪存密集型程序在低頻率下的功耗下降速度變緩的問題，設(shè)計(jì)實(shí)現(xiàn)應(yīng)用于商用處理器的功耗預(yù)測(cè)模型。
　　3.在商用處理器上使用上述模型實(shí)現(xiàn)了