基于高斯背景建模的實(shí)時(shí)運(yùn)動(dòng)物體檢測(cè)系統(tǒng)研究與FPGA實(shí)現(xiàn).pdf

1、運(yùn)動(dòng)物體檢測(cè)技術(shù)是在圖像序列中將運(yùn)動(dòng)物體從背景圖像中提取出來(lái)的技術(shù),是目標(biāo)分類、跟蹤和行為理解處理的基礎(chǔ),廣泛應(yīng)用在工業(yè)、醫(yī)學(xué)、軍事、教育、體育等領(lǐng)域中,為高級(jí)運(yùn)動(dòng)分析提供必要的信息。正因?yàn)楹笃诘奶幚矶純H僅考慮圖像中運(yùn)動(dòng)區(qū)域的像素,因此把運(yùn)動(dòng)物體從背景中快速、準(zhǔn)確地分離出來(lái)是對(duì)圖像進(jìn)一步分析處理的關(guān)鍵。近年來(lái),隨著視頻監(jiān)控技術(shù)的發(fā)展,圖像處理要求不斷提高,實(shí)時(shí)信號(hào)處理成為一種趨勢(shì)。運(yùn)動(dòng)物體檢測(cè)是在未知運(yùn)動(dòng)物體的情況下,對(duì)整幀圖像進(jìn)行運(yùn)動(dòng)

2、對(duì)象檢測(cè)的技術(shù),因此數(shù)據(jù)量龐大,處理速度慢成為制約軟件方案實(shí)現(xiàn)實(shí)時(shí)處理的瓶頸。現(xiàn)場(chǎng)可編程門陣列(FPGA)集成了諸多硬件資源,低成本高性能,且擁有強(qiáng)大的高速運(yùn)算能力,在視頻圖像處理領(lǐng)域占有很大的優(yōu)勢(shì),己成為實(shí)時(shí)視頻系統(tǒng)設(shè)計(jì)的重要選擇之一。
　　 本文研究的目標(biāo)就是開(kāi)發(fā)一種小型化的實(shí)時(shí)運(yùn)動(dòng)物體檢測(cè)系統(tǒng),這類系統(tǒng)區(qū)別于目前大多基于PC機(jī)的運(yùn)動(dòng)物體檢測(cè)系統(tǒng),它是一種可以脫離PC機(jī)的嵌入式系統(tǒng)。此類系統(tǒng)一般都具有運(yùn)動(dòng)檢測(cè)性能穩(wěn)定、低功耗

3、、低成本等優(yōu)點(diǎn)。
　　 本文以攝像頭固定情況下的實(shí)時(shí)視頻序列為研究對(duì)象,深入研究了圖像序列中的運(yùn)動(dòng)物體檢測(cè)方法,分析了包括光流法,幀間差分法以及背景減除法等常用方法。文章分析比較了這些方法的優(yōu)缺點(diǎn),并在當(dāng)前該領(lǐng)域研究成果的基礎(chǔ)上,結(jié)合FPGA技術(shù)及系統(tǒng)的實(shí)時(shí)性要求,對(duì)YCbCr色彩空間中Y通道上基于單高斯背景建模的運(yùn)動(dòng)物體檢測(cè)算法進(jìn)行實(shí)驗(yàn)和改進(jìn),設(shè)計(jì)了10級(jí)流水線型FPGA單高斯背景建模運(yùn)動(dòng)物體檢測(cè)算法結(jié)構(gòu),在保證檢測(cè)精度的前提

4、下,適合使用硬件快速實(shí)現(xiàn)。此外為了提高檢測(cè)效果,在此算法結(jié)構(gòu)基礎(chǔ)上,設(shè)計(jì)了28級(jí)混合高斯背景建模結(jié)構(gòu)對(duì)檢測(cè)效果進(jìn)行優(yōu)化。最終結(jié)合CCD攝像頭和LCD顯示屏,開(kāi)發(fā)了一套基于Altera公司CycloneⅡ系列FPGA芯片的實(shí)時(shí)視頻運(yùn)動(dòng)物體檢測(cè)系統(tǒng)。
　　 通過(guò)實(shí)驗(yàn)表明,基于單高斯背景建模的運(yùn)動(dòng)物體檢測(cè)系統(tǒng)占用FPGA資源少,室內(nèi)檢測(cè)效果良好,處理分辨率為640×480,采集時(shí)鐘為27MHz的實(shí)時(shí)視頻,可達(dá)87幀／秒的速度；基于混合