基于FPGA的多路脈沖信號同步測量技術(shù)研究.pdf

1、多路隨機(jī)脈沖信號同步測量技術(shù)對于工業(yè)和航天領(lǐng)域具有很重要的意義,長期以來,多路隨機(jī)脈沖信號的同步測量一直存在測量路數(shù)少、同步困難、適用性差的問題。針對這些問題,本文提出了一種基于FPGA的多路脈沖信號同步測量設(shè)計方案,其中包括多路脈沖信號源的設(shè)計,波形記錄模塊的設(shè)計以及上位機(jī)軟件的設(shè)計。波形記錄模塊具有輸入輸出I/O端口多、可編程設(shè)計、設(shè)計方式靈活、穩(wěn)定性強(qiáng)的特性,更為重要的是FPGA模塊化的設(shè)計方式能夠真正實現(xiàn)多路脈沖信號的同步測量,

2、不會出現(xiàn)延遲測量問題。
　　波形記錄模塊可以同時測量32路隨機(jī)脈沖信號的邊沿達(dá)到時刻與脈沖寬度,并且可以很容易的實現(xiàn)更多路的并行擴(kuò)展。以任意一路信號的第一個信號跳變沿作為開始計時的零點,然后啟動32路信號同步測量機(jī)制,記錄后續(xù)各路脈沖信號跳變沿的達(dá)到時刻、對應(yīng)的通道號以及電平的高低狀態(tài)。
　　波形記錄模塊包括信號調(diào)理電路和FPGA信號采集與處理模塊。信號調(diào)理電路主要用于信號的整形和光耦隔離,用于較小畸變信號的整形和較大幅值信

3、號的光耦隔離。FPGA信號采集與處理模塊具有抗干擾濾波、邊沿檢測、波形記錄、FIFO存儲以及異步串行傳輸?shù)裙δ??？垢蓴_濾波采用有限狀態(tài)機(jī)的軟件設(shè)計方式,可以有效的濾除測量環(huán)境中的各種干擾,如串入系統(tǒng)的高頻干擾以及設(shè)備內(nèi)部繼電器和開關(guān)切換時造成的抖動干擾。邊沿檢測模塊能夠識別信號的邊沿變化,波形記錄機(jī)制用于記錄波形信息和編幀。記錄和編幀后的數(shù)據(jù)先存儲在FIFO里面,FIFO用于暫存不能及時讀取的數(shù)據(jù),避免數(shù)據(jù)的丟失。串行控制模塊采用輪詢的

4、方式查詢FIFO里面的數(shù)據(jù),然后通過串行總線傳輸?shù)缴衔粰C(jī)。
　　設(shè)計了完整的上位機(jī)操作軟件,用于配合波形記錄模塊同時工作。上位機(jī)采用了LabVIEW圖形化編程語言設(shè)計,具有濾波時間在線可配置、解幀、顯示、存儲等功能。
　　為了驗證設(shè)計方案的正確性,采用飛思卡爾單片機(jī)MC9S12XDP512作為多路脈沖信號源,模擬無干擾和有干擾情況下的多路脈沖信號的同步發(fā)送。
　　經(jīng)過實驗驗證,波形記錄模塊可以實現(xiàn)32路隨機(jī)脈沖信號的同