基于FPGA的慣導(dǎo)脈沖輸出信號(hào)測(cè)量系統(tǒng)的設(shè)計(jì)與研究.pdf

1、目前，采用傳統(tǒng)的測(cè)量方法對(duì)慣導(dǎo)脈沖輸出進(jìn)行檢測(cè)，自動(dòng)化程度不高、準(zhǔn)確性差，已經(jīng)不能滿足現(xiàn)代化形勢(shì)的需求。所以需要設(shè)計(jì)一套慣導(dǎo)脈沖輸出信號(hào)的測(cè)量系統(tǒng)，以滿足廣大用戶對(duì)測(cè)量系統(tǒng)準(zhǔn)確性強(qiáng)、自動(dòng)化程度高的要求。
　　本文設(shè)計(jì)了一種基于 FPGA的慣導(dǎo)脈沖輸出測(cè)量系統(tǒng)，采用了有限狀態(tài)機(jī)、直接脈沖計(jì)數(shù)以及FIFO存儲(chǔ)等技術(shù)，能夠?qū)γ}沖波形信號(hào)進(jìn)行準(zhǔn)確計(jì)數(shù)。在脈沖波形信號(hào)處理模塊中，采用了記錄波形時(shí)刻的方法，開始以首個(gè)信號(hào)的邊沿時(shí)刻為基準(zhǔn)，然后

2、記下以后脈沖波形信號(hào)的邊沿時(shí)刻，以及它的通道號(hào)和電平狀態(tài),然后通過計(jì)算脈沖波形的個(gè)數(shù)實(shí)現(xiàn)脈沖計(jì)數(shù)。脈沖波形處理模塊包含脈沖信號(hào)預(yù)處理電路和 FPGA內(nèi)部數(shù)據(jù)處理模塊。在脈沖信號(hào)預(yù)處理電路中，采用了信號(hào)整形和光耦隔離等技術(shù)，對(duì)比較小的形變信號(hào)進(jìn)行整形，對(duì)比較大的幅值信號(hào)進(jìn)行光耦隔離。在 FPGA內(nèi)部數(shù)據(jù)處理模塊中，抗干擾濾波采用了有限狀態(tài)機(jī)技術(shù)，能夠在測(cè)量的過程中濾除各種干擾，提高了測(cè)量系統(tǒng)的準(zhǔn)確性；數(shù)據(jù)存儲(chǔ)方面采用了FIFO存儲(chǔ)技術(shù)，能

3、夠在數(shù)據(jù)存儲(chǔ)過程中實(shí)現(xiàn)數(shù)據(jù)有序存儲(chǔ)，避免了數(shù)據(jù)的丟失，保證了采集數(shù)據(jù)的準(zhǔn)確性。上位機(jī)的設(shè)計(jì)中采用了LabVIEW圖形化語言編程的方法，使操作者能夠在上位機(jī)界面上進(jìn)行串口波特率設(shè)置、濾波時(shí)間設(shè)置等功能，同時(shí)可以直觀地觀測(cè)數(shù)據(jù)波形并且自動(dòng)存儲(chǔ)實(shí)驗(yàn)數(shù)據(jù)，提高了測(cè)量系統(tǒng)的自動(dòng)化程度。
　　為了驗(yàn)證該設(shè)計(jì)方案的可行性，脈沖信號(hào)源選擇了 FPGA產(chǎn)生的隨機(jī)脈沖信號(hào)源，可以模擬仿真有干擾情況下脈沖信號(hào)的發(fā)送。對(duì)測(cè)量數(shù)據(jù)和誤差進(jìn)行分析，進(jìn)一步提高