RNS的前后向轉(zhuǎn)換算法研究.pdf

1、在過去的四十年里，半導(dǎo)體技術(shù)得到了飛速發(fā)展，器件的特征尺寸不斷減小，使得芯片的集成度不斷攀升，越來越高的集成度不僅給芯片的制造帶來了困難，還使得芯片的面積、延時(shí)和功耗之間的矛盾越來越突出，超大規(guī)模集成電路(Very Large Scale Integration, VLSI)技術(shù)面臨著巨大的挑戰(zhàn)。相關(guān)學(xué)者研究發(fā)現(xiàn)，將余數(shù)系統(tǒng)(Residue Number System, RNS)應(yīng)用于VLSI系統(tǒng)中能夠有效的平衡面積、延時(shí)和功耗三者之間

2、的關(guān)系，實(shí)現(xiàn)低功耗、高速度的VLSI設(shè)計(jì)，因此RNS得到了廣泛的關(guān)注和深入的研究。
　　本文圍繞RNS中的前后向轉(zhuǎn)換問題展開了深入研究，提出了改進(jìn)的前后向轉(zhuǎn)換算法和具體的VLSI實(shí)現(xiàn)結(jié)構(gòu)，改進(jìn)后的算法不僅具有良好的通用性，而且有效降低了實(shí)現(xiàn)復(fù)雜度，為RNS更好地應(yīng)用到VLSI中產(chǎn)生了積極的作用。
　　所謂前向轉(zhuǎn)換，是指二進(jìn)制系統(tǒng)到RNS的轉(zhuǎn)換，其本質(zhì)為模運(yùn)算，常用的實(shí)現(xiàn)算法有基于查找表(Look-up Table, LUT)

3、、高效運(yùn)算單元(Processing Elements, PE)和組合邏輯電路等。本文第三章使用同余理論對(duì)基于余數(shù)形式為{2n±k}的前向轉(zhuǎn)換算法進(jìn)行了改進(jìn)，將大輸入的模運(yùn)算分解為若干小乘積項(xiàng)的模加運(yùn)算，所有乘積項(xiàng)的計(jì)算是并行獨(dú)立的，從而減小了轉(zhuǎn)換延遲，降低了 VLSI實(shí)現(xiàn)的復(fù)雜度。
　　所謂后向轉(zhuǎn)換，是指 RNS到二進(jìn)制系統(tǒng)的轉(zhuǎn)換，常用的理論有中國剩余定理(Chinese Remainder Theorem, CRT)和混合基轉(zhuǎn)

4、換(Mixed Radix Conversion, MRC)。本文第三章使用同余理論對(duì)CRT進(jìn)行了改進(jìn)，將復(fù)雜的模M運(yùn)算（M為動(dòng)態(tài)范圍）轉(zhuǎn)變?yōu)殛P(guān)于X，γ*和M的乘加運(yùn)算，并經(jīng)過理論推導(dǎo)，在一定條件下， X和γ*存在簡單的對(duì)應(yīng)關(guān)系，能夠很大程度上降低VLSI實(shí)現(xiàn)的復(fù)雜度。
　　本文第四章對(duì)改進(jìn)的前后向轉(zhuǎn)換算法進(jìn)行了評(píng)估。首先使用Verilog HDL硬件編程語言對(duì)本文提出的算法和與之對(duì)比的算法分別進(jìn)行了建模，然后基于SMIC130

5、nm的標(biāo)準(zhǔn)工藝庫，借助Synopsys公司的綜合工具Design Compiler對(duì)所有設(shè)計(jì)進(jìn)行邏輯綜合，將綜合生成的面積、延時(shí)和功耗報(bào)告用于算法的評(píng)估。綜合結(jié)果表明，改進(jìn)的前向轉(zhuǎn)換算法與Premkumar算法、分割壓縮算法相比，依次減小了49.8％和47.9%的“面積×延時(shí)×功耗”復(fù)雜度(ADP)。改進(jìn)的后向轉(zhuǎn)換算法與CRT-II、MRC-II和誤差修正算法相比，依次減小了84.4%、79.6%和48.9%的ADP。所以本文提出的改進(jìn)