低功耗逐次逼近模擬數(shù)字轉(zhuǎn)換器的設(shè)計(jì)與研究.pdf

1、隨著半導(dǎo)體工藝的發(fā)展，逐次逼近模擬數(shù)字轉(zhuǎn)換器的速度得到提高，同時(shí)逐次逼近模擬數(shù)字轉(zhuǎn)換器以其高能量效率在高速和高精度的模擬數(shù)字轉(zhuǎn)換器中替代流水線模擬數(shù)字轉(zhuǎn)換器獲得越來(lái)越多的青睞。電容不匹配、數(shù)字模擬轉(zhuǎn)換器建立的不完全是制約逐次逼近模擬數(shù)字轉(zhuǎn)換器線性度和速度最主要的因素。
　　基于CSMC0.18μm、1.8V電源電壓的CMOS混合信號(hào)工藝，本論文完成了一款基于雙輸入開(kāi)關(guān)內(nèi)置運(yùn)放的10-bit50Msample/s流水線模擬數(shù)字轉(zhuǎn)換的

2、電路設(shè)計(jì)、版圖布局、仿真測(cè)試以及芯片測(cè)試等工作。該流水線模擬數(shù)字轉(zhuǎn)換器的輸入信號(hào)設(shè)計(jì)指標(biāo)為:輸入信號(hào)共模電平950mV，輸入信號(hào)范圍-900mV至900mV。芯片測(cè)試結(jié)果顯示，本論文設(shè)計(jì)的10-bit50Msample/s流水線模擬數(shù)字轉(zhuǎn)換器有效位可以達(dá)到7.6-bit，無(wú)雜散動(dòng)態(tài)范圍可以達(dá)到52.2dB，信噪比可以達(dá)到47.3dB。
　　本文還著重從理論分析到具體的電路設(shè)計(jì)這兩個(gè)方面研究了低功耗逐次逼近模擬數(shù)字轉(zhuǎn)換器的設(shè)計(jì):(1

3、)為了降低電容陣列總電容，對(duì)merged capacitorswitching(MCS)算法做了改進(jìn)，改進(jìn)后的DAC最低位的單位電容的底極板電平需要根據(jù)前一位的量化結(jié)果進(jìn)行切換，不再保持連接參考電平。相比較于傳統(tǒng)MCS算法，改進(jìn)型MCS算法的功耗和電容值分別有50％和70％的減少。(2)為了更好地呈現(xiàn)改進(jìn)型MCS算法的功耗優(yōu)勢(shì)，給出了采用改進(jìn)型MCS算法的3-bit SARADC的開(kāi)關(guān)功耗的詳細(xì)計(jì)算過(guò)程。(3)為了提高逐次逼近模擬數(shù)字轉(zhuǎn)

4、換器的采樣速率，對(duì)detect-and-skip(DAS)算法進(jìn)行了優(yōu)化。改進(jìn)型DAS算法中，粗量化逐次逼近模擬數(shù)字轉(zhuǎn)換器每量化完成一位，細(xì)量化逐次逼近模擬數(shù)字轉(zhuǎn)換器的相應(yīng)位的電容底極板電平就立刻進(jìn)行切換。(4)詳細(xì)分析了采樣開(kāi)關(guān)噪聲和電容不匹配對(duì)電路的影響，并對(duì)單位電容的取值進(jìn)行了詳細(xì)的分析和計(jì)算。相比較于基于傳統(tǒng)MCS算法構(gòu)建的逐次逼近模擬數(shù)字轉(zhuǎn)換器，基于改進(jìn)型MCS算法和改進(jìn)型DAS算法構(gòu)建的逐次逼近模擬數(shù)字轉(zhuǎn)換器功耗和電容值分別