高性能逐次逼近型A-D轉(zhuǎn)換器的設(shè)計(jì).pdf

1、數(shù)字信號(hào)處理技術(shù)在高分辨率圖象、視頻處理及無線通信等領(lǐng)域的廣泛應(yīng)用,導(dǎo)致對(duì)高速、高精度、基于標(biāo)準(zhǔn)CMOS工藝的可嵌入式ADC的需求量與日俱增。由于逐次逼近型模數(shù)轉(zhuǎn)換器(SARADC)能夠適應(yīng)多種模擬輸入方式,在開關(guān)、多通道應(yīng)用中能保證零數(shù)據(jù)延遲,而且速度、精度適中,功耗、成本低,因此,在工業(yè)測(cè)控儀器、醫(yī)療成像設(shè)備、安防安檢系統(tǒng)中都有著廣泛的運(yùn)用。 本文提供了一種基于二進(jìn)制加權(quán)電容陣列DAC的數(shù)字校準(zhǔn)算法,將校準(zhǔn)誤差在芯片測(cè)試時(shí)測(cè)

2、出并燒寫到存儲(chǔ)陣列中,并在ADC應(yīng)用時(shí)將存儲(chǔ)設(shè)備中的數(shù)據(jù)讀出對(duì)應(yīng)加載到電容陣列中,實(shí)現(xiàn)對(duì)DAC的校準(zhǔn)；同時(shí)采用了高效的比較器消失調(diào)技術(shù),大大提高了ADC的精度；而多級(jí)比較器加復(fù)位開關(guān)的結(jié)構(gòu)大大改善了比較器的速度,從而提高了ADC的速度；電容陣列DAC的設(shè)計(jì)滿足了ADC低功耗、低噪聲的需求。 本次課題是與北京地太科特電子技術(shù)有限公司合作完成的研發(fā)項(xiàng)目,以設(shè)計(jì)開發(fā)高性能18位ADC產(chǎn)品為目標(biāo),應(yīng)用于醫(yī)療安檢成像系統(tǒng)中,預(yù)期采樣率達(dá)到