高速低功耗逐次逼近式ADC研究與實現(xiàn).pdf_第1頁
已閱讀1頁,還剩168頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、4G移動通信芯片技術(shù)瓶頸之一是射頻接收端多頻多模的指標(biāo)要求。傳統(tǒng)方案是設(shè)計多個獨立的信號通道,用不同通道滿足不同頻率和模式的信號,其缺點是不同通道之間的信號干擾嚴(yán)重,面積功耗較大。軟件無線電提供了另外一種解決思路,從天線接收的信號經(jīng)過低噪聲放大器后直接由一個超寬帶模數(shù)轉(zhuǎn)換器(Analog-to-Digital Converter, ADC)在射頻域量化,所有頻率和模式的信號都在數(shù)字域完成解調(diào)操作。軟件無線電無需區(qū)分不同頻率模式,大大降低

2、了射頻域的設(shè)計難度,具有很好的靈活性,是很有前景的一個研究方向。軟件無線電所需的超寬帶ADC往往采用時間交織ADC結(jié)構(gòu),由多個相對低速的單通道ADC并行操作實現(xiàn)高速量化。目前有一種新興的單通道ADC架構(gòu)方案,即逐次逼近式模數(shù)轉(zhuǎn)換器(Successive-Approximation-Register,SAR ADC)。
  SAR ADC是一種常見模數(shù)轉(zhuǎn)換器架構(gòu),具有功耗低,面積小,高度數(shù)字化,轉(zhuǎn)換延遲小的特點,通常用于低功耗中低速

3、中高精度的應(yīng)用場合。近年來,由于 CMOS工藝的進(jìn)步以及異步時鐘技術(shù)的提出,高速SAR ADC技術(shù)得到長足發(fā)展,同樣精度下采樣率已經(jīng)與閃速型ADC(Flash)接近,達(dá)到GHz級別,在功耗和面積方面則優(yōu)勢明顯,因此是目前高速ADC的熱門技術(shù)。本文的研究重點就是高速低功耗SAR ADC的設(shè)計和實現(xiàn),目標(biāo)是能滿足超寬帶ADC單通道的指標(biāo)要求。
  本論文的主要工作內(nèi)容包括:
  第一,采用先進(jìn)的65nm TSMC CMOS1P6

4、M工藝,結(jié)合多個創(chuàng)新的高速技術(shù),設(shè)計并流片驗證了一款10位160MS/s的低功耗SAR ADC芯片。本款芯片實測結(jié)果能夠在采樣頻率160MHz,輸入為30.1MHz正弦波的情況下,信號噪聲失真比(SNDR)達(dá)到52.9 dBFS,無雜散動態(tài)范圍(SFDR)達(dá)到65 dBc,微分非線性(DNL)和積分非線性(INL)分別為-0.47/+1.66LSB和-1.06/+1.18LSB,功耗9.5mW,芯片面積僅為250×200μm2。

5、  為了實現(xiàn)160MHz的高速性能,本文在全局上給出系統(tǒng)級的解決方案,例如異步時鐘控制,上極板采樣方式,分段式電容陣列,低功耗設(shè)計,高速數(shù)字信號完整性設(shè)計等等;在局部模塊層面,通過優(yōu)化比特循環(huán)中各個環(huán)節(jié)的延遲,實現(xiàn)了400皮秒以下的單比特循環(huán)時間。其中采樣保持電路采用了一種新型的滿擺幅預(yù)充電自舉開關(guān)(Pre-charge Bootstrapped Switch),縮短了采樣建立時間,有效減少了自舉電容,節(jié)省了芯片面積。數(shù)模轉(zhuǎn)換器(DAC

6、)模塊采用部分“Set-and-down”的方式,在保證 DAC穩(wěn)定速度的同時減小共模電壓變化,緩解比較器動態(tài)直流失調(diào)問題。全動態(tài)高速低噪聲比較器采用了自復(fù)位內(nèi)部時鐘控制,可滿足2GHz以上的轉(zhuǎn)換頻率。SAR邏輯電路則采用一種全新的“開窗式”電路來替代傳統(tǒng)移位寄存器結(jié)構(gòu),使得量化結(jié)果不需要經(jīng)過觸發(fā)器延遲而直接輸出給DAC,邏輯電路不僅延遲減小至最低,功耗面積也得到優(yōu)化。
  第二,信號完整性對于保持高速電路性能尤為關(guān)鍵。對于片上部

7、分,本論文對數(shù)字、模擬、緩沖模塊進(jìn)行了合理地隔離和屏蔽,減小彼此襯底干擾;合理使用解耦電容,改善電源噪聲,有效保持ADC精度;劃分不同電源域從根本上隔離電源間的干擾;采用高速低噪聲 CMOS緩沖器,有效降低了短路電流,改善了輸出信號、電源和地的抖動并增加驅(qū)動能力。而 PCB板級部分也采用了差分信號走線,大小解耦電容組合,輸出數(shù)字端口接地環(huán)路最小等方法保證良好的精度性能。
  第三,采用自頂向下的混合信號設(shè)計流程。首先通過 Matl

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論