FPGA開關參數測試方法研究與實現(xiàn).pdf

1、隨著現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)電路近年來的飛速發(fā)展，現(xiàn)在的FPGA芯片的集成度已經達到千萬門?，F(xiàn)代的FPGA芯片正在向著更高密度、更大容量的方向發(fā)展，其電路的復雜程度也在逐步增加。如何快速有效的對FPGA芯片進行測試也就成了最近幾年學術界和工業(yè)界的熱點話題。其中，對反應了FPGA性能指標的內部開關參數的測試方法的研究，在FPGA芯片測試中占據了很大的比重。目前FPGA領域比較

2、認可的測量這個時間間隔的方法是采用時間數字轉換器(Time-to-Digital Converter，TDC)，并且這個電路結構在逐漸發(fā)展完善，已經成為了工業(yè)界的專用電路結構。目前基于FPGA開發(fā)的TDC電路結構在具體的測試時產生分辨率不高和當環(huán)境溫度變化時，測量準確性降低的問題。本文所研究的開關參數測試方法，正是解決這兩個問題。
　　本文講述的是在FPGA上實現(xiàn)帶全數字設計的延時鎖定環(huán)(DLL)反饋的延遲內插法延遲鏈結構的TDC

3、設計。解決了利用FPGA配置TDC電路的分辨率不高和測量準確性隨溫度變化而降低的問題。采用了延遲內插法TDC電路結構，選擇FPGA中專用進位鏈作為延時單元。全數字DLL設計的可調延遲鏈也同樣選擇了FPGA中專用進位鏈，在0.18μm工藝FPGA上，分辨率在常溫(25℃)下能達到167ps。通過數字DLL結構的反饋作用，能夠在溫度變化時調整延時鏈的延時，從而可以得知每個延時單元延時的變化信息，這就使這個電路結構能夠在溫度變化時也能進行開關