基于側信道分析的硬件木馬檢測技術研究.pdf

1、硬件木馬是對集成電路設計或制造過程中植入的惡意電路的統(tǒng)稱,其目的是使電路在某些特定條件下失效或泄露機密信息。由于硬件木馬給現(xiàn)代信息系統(tǒng)帶來的隱患和危害,木馬檢測技術已經成為信息安全領域的研究熱點。
　　本文利用側信道分析技術,設計了一種基于FPGA的硬件木馬檢測平臺和檢測流程,完成了木馬電路及其載體電路的設計,并采用功耗分析的方法進行了驗證。針對應用到ASIC芯片檢測中存在的問題,在以下幾個方面開展了深入研究:
　　首先,針

2、對檢測中木馬有效激活的問題,建立了電路翻轉概率模型,對影響木馬激活概率的因素進行了分析,提出了一種提高木馬激活度的專用結構,并對該結構的電路設計、關鍵參數(shù)選取和插入流程進行了詳細分析。仿真結果表明通過合理設置參數(shù),使用該結構能夠在增加芯片面積不超過10％的情況下,將全部節(jié)點的翻轉率提高到設定的概率閾值(Pth),提高了檢測過程中木馬被激活的概率,并且縮短了測試時間;相對于基于dSFF的結構,在采用相同的概率閾值時,能夠節(jié)省30%以上的面

3、積。
　　然后,在建立電路功耗模型的基礎上,針對木馬檢測中存在的工藝偏差噪聲和數(shù)據(jù)冗余問題進行了分析,并基于主成分分析提出了一種木馬檢測數(shù)據(jù)的維度優(yōu)化算法。在算法分析實驗中,利用蒙特卡羅分析實現(xiàn)噪聲數(shù)據(jù)的仿真,結果表明該算法能夠降低工藝偏差噪聲對檢測的影響,并且實現(xiàn)50%以上數(shù)據(jù)維度的壓縮,有效提高了木馬檢測的效率。
　　最后,對硬件木馬檢測的判決機制開展了研究。首先給出木馬判定的基本方法,然后分析了經典的相關系數(shù)應用在木馬