2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩59頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、硬件木馬是嵌入在集成電路中的冗余電路單元,能夠在一定條件下激活并導(dǎo)致芯片功能失效或信息泄露,在集成電路設(shè)計制造的各個環(huán)節(jié)都有可能被嵌入這種惡意的木馬電路。硬件木馬的出現(xiàn)給芯片安全性帶來嚴(yán)重威脅,其相關(guān)檢測技術(shù)日漸成為信息安全領(lǐng)域的研究熱點,得到了國際上的廣泛關(guān)注。
  本文主要開展了基于功耗、電磁等側(cè)信道分析技術(shù)的相關(guān)研究工作,首先研究了基于組合邏輯、時序邏輯的硬件木馬載體電路的設(shè)計方法,重點介紹了組合邏輯型硬件木馬在ISCAS’

2、89基準(zhǔn)電路s713中的植入方法。針對應(yīng)用于IP核版權(quán)保護(hù)中的時序型硬件木馬激活時間不足的問題提出了一種改進(jìn)結(jié)構(gòu),基于高級加密標(biāo)準(zhǔn)(Advanced Encryption Standard,AES)算法電路驗證了這種結(jié)構(gòu)的有效性。仿真結(jié)果顯示,這種方法能夠在電路面積減少0.123%的基礎(chǔ)上使木馬的激活時間提高約120倍。
  在此基礎(chǔ)上,設(shè)計并實現(xiàn)了基于FPGA的檢測平臺,提出了包括降噪、小信號提取等有關(guān)平臺的驗證與優(yōu)化方法,設(shè)計

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論