數(shù)字IC中硬件木馬的特性與檢測(cè)技術(shù)研究.pdf

1、由于當(dāng)今集成電路設(shè)計(jì)行業(yè)各個(gè)階段的相對(duì)獨(dú)立性,同時(shí)芯片設(shè)計(jì)與芯片制造過程分離的產(chǎn)業(yè)形式,導(dǎo)致攻擊者可能在芯片設(shè)計(jì)與制造環(huán)節(jié)中,將帶有特定惡意功能的“硬件木馬”電路植入到芯片內(nèi)部的硬件電路中。然而,集成電路芯片早已廣泛應(yīng)用于國(guó)民經(jīng)濟(jì)的各個(gè)領(lǐng)域,一旦遭受“硬件木馬”攻擊,必給社會(huì)各方面帶來嚴(yán)重后果。
　　本課題首先根據(jù)AES算法原理,設(shè)計(jì)并優(yōu)化了一個(gè)128位的AES加密電路,并將其作為原始參考設(shè)計(jì),在其中實(shí)現(xiàn)各種不同類型的硬件木馬,然

2、后從以下三個(gè)相對(duì)獨(dú)立的方向著手來探索數(shù)字IC設(shè)計(jì)領(lǐng)域中硬件木馬的特性與檢測(cè)方法:FPGA設(shè)計(jì)流程,首先在片上實(shí)現(xiàn)我們的原始AES加密設(shè)計(jì)以及植入有木馬的AES設(shè)計(jì),然后利用NiosII軟核處理器搭建測(cè)試平臺(tái),來進(jìn)行AES模塊的測(cè)試以及其中硬件木馬的檢測(cè);ASIC設(shè)計(jì)流程,通過完成原始AES加密模塊和植入有木馬的AES設(shè)計(jì)的后端實(shí)現(xiàn)并比較例如時(shí)鐘樹結(jié)構(gòu)之類的指紋信息、旁路信息,探索數(shù)字ASIC設(shè)計(jì)中檢測(cè)硬件木馬的潛在方法;電路的概率簽名理